GPU行列・ベクトル演算、HBM、ネットワーク帯域
1か所 / 語句の出現 1回
広帯域・高クロック） 低い（3D積層設計） **コスト** 安価 高価 **配置** GPUコアの外部に配置（PCB上） GPUと積層される（パッケージ内）
基板・材料
基板とPCB・CCL・ガラスクロス・低誘電材料の明示的な言及。
照合する語句: 基板 / PCB / CCL / ガラスクロス / T-glass / low-Dk / 低誘電
元資料の日付順・現在保存している本文版の語句一致です。作者の全活動や、当時の本文そのものを再現する表示ではありません。日付不明の記事は別に表示します。
99記事。元資料の日付順。
最古の言及候補は、選択した文章層と日付根拠の範囲に限定されます。
南海トラフ地震と首都直下地震が半導体産業に及ぼす影響の考察
13か所 / 語句の出現 24回
ABF（味の素ビルドアップフィルム）基板:
先端パッケージ基板材料である**ABF（Ajinomoto Build-up Film）は、現在世界で事実上 Ajinomoto（味の素）社が独占供給する素材**です。ABFはCPUやGPUをプリント基板上に実装する際
全ての半導体は、シリコンウェーハと呼ばれる円盤状の基板の上に作られる。これは半導体製造のまさに「礎」であり、この供給が止まれば、世界のいかなる半導体工場も稼働できない。この foundational material（基礎材料）において、日本企業は絶対的
すべての箇所はページ操作または下記JSONから取得できます。
半導体量子コンピュータの現状と将来性
3か所 / 語句の出現 3回
量子ドットとは、シリコンなどの半導体基板上に、金属製の微細な電極ゲートを配置し、それらに電圧を印加することで形成される、ナノメートルスケールの静電的なポテンシャルの「井戸」である 。この井戸は、電子を空間的に3次元すべての方向から閉じ込める
.99%以上にまで高めた「同位体濃縮シリコン（isotopically purified silicon）」を基板として用いる 。Si-28は核スピンがゼロであるため、磁気的に極めて「静か」な環境を提供する 。この「静かな」結晶中に量子ビットを形成することで、核スピンによる磁場ノイズを劇的に抑制することが可能とな
の長所と課題を抱えながら開発が進められている 。この技術的百花繚乱の状況において、「半導体方式」、特にシリコン基板上に形成した量子ドット内の電子スピンを量子ビットとして利用するアプローチは、他の方式とは一線を画す、極めて強力な戦略的優位性を秘めている。
HBMとGPUとDRAMのぜんぶ：バス幅／メモリコントローラ／VRAM容量／スタック（Hi）／ピン速度／帯域まで一気に理解する
1か所 / 語句の出現 1回
- **現行実装の上限は8スタック**が主流（B200、MI3xx、Gaudi 3 など）。基板サイズ／シリコンインターポーザ面積（“ビーチフロント”）／熱設計が制約。 - **次の増加ポイントは12スタック**：TSMCはCoWoS-Lの拡張で\*\*“最大12 HBMスタック”\*\*を公式
AIデータセンター・ネットワークの基本入門
2か所 / 語句の出現 3回
tics）**：**スイッチ/NICのASICに超近接**して光トランシーバを**同一パッケージ（あるいは同一基板上の極近距離）に統合**する方式。
も。 2. **On-board/Near-packaged optics（中間形態）** - 基板上でASICの**近く**に光トランシーバを実装（ただし**着脱式ではない**）。 - 電気経路が短くなり、損失/電力を抑えやすいが、現場交換性は下がる。 3. **CPO（Co-Package
中国の発展戦略と技術覇権の系譜
2か所 / 語句の出現 3回
すい（例：SiO₂対Si₃N₄）。大面積の**段差除去・平坦度確保**に実績があります。 - **フォトマスク基板・石英窓（合成石英）の鏡面仕上げ** 用途: DUVマスク基板の最終研磨、露光装置の石英窓・各種石英治具の仕上げ。 理由: **サブnm級の表面粗さ**と欠陥低減が必要で、CeO₂系ス
3nm）において合成石英（fused silica）とCaF₂**が光学材料の柱となり、**DUVフォトマスク基板**にも合成石英が用いられます（EUVは反射光学が主体で構成が異なります）。
半導体量子コンピュータの原理と特徴
1か所 / 語句の出現 1回
**性能面**でも先端技術の利点があります。微細プロセスでは高速デジタル制御回路や高性能アナログ回路を同じ基板上に構成できるため、量子ビット近傍で複雑な信号処理を行うことが可能です。例えば将来の量子プロセッサチップには、**埋め込み型の誤り訂正回路**や、隣接ビット間のローカル通信を支えるインタコネクト回路な
QLC SSDを網羅的に解説
5か所 / 語句の出現 6回
制御ゲート (Control Gate)**: 電位を **0V** にします（接地、グラウンド）。 - **基板 (Substrate)**: **非常に高い正電圧**（例: +20V）を印 加します。
子 (e-)** が、再び**ファウラー・ノルドハイム・トンネリング**現象によってトンネル酸化膜を通り抜け、基板側へと引き抜かれます。
シュメモリのデータ消去は、書き込みとは異なる電圧のかけ方をします。一般的には、制御ゲートを接地（0V）し、**基板（Substrate）側に高い正電圧**（例: +20V）を印加します。
すべての箇所はページ操作または下記JSONから取得できます。
耐故障性への競争：シリコンスピン半導体量子コンピュータとイオントラップ型半導体量子コンピュータの比較分析
1か所 / 語句の出現 1回
、シリコンスピン量子ビットが直面する深刻な均一性の問題が根本的に存在しない。さらに、イオンはノイズの多い固体の基板から物理的に隔離されているため、外部環境からの妨害を受けにくく、他のどの量子ビット技術よりも長いコヒーレンス時間と高い忠実度を本質的に達成しやすい 。
Google TPU vs NVIDIA GPU: アーキテクチャとシステム設計の徹底比較
2か所 / 語句の出現 2回
- シリコン基板の上に**非常に小さな鏡（数十〜数百 µm）をアレイ状**に並べ、 - ミラーを支える梁（ヒンジ）と、**静電力などでミラーを傾ける駆動電極**を作っておき、 - 電圧をかけてミラーの角度を変えること
ベースに、**スイッチASICと光エンジンを同じパッケージに実装**。 これによって、 - PCB上の電気配線距離を 14–16 inch → 0.5 inch以下に短縮 - DSPレスで信号品質を確保 - **従来のプラガブル光モジュール比で最大3.5倍の電力削減** などを
2026年ストレージ産業の現状と技術的展望：Seagate、Western Digital、SanDiskの包括的分析
1か所 / 語句の出現 1回
D（Solid State Hybrid Drive）とは根本的に異なります。OptiNANDは、HDDの制御基板上にiNAND（UFSインターフェースの組み込みフラッシュメモリ）を搭載し、**メタデータ**と**制御プレーン**の処理をオフロードする技術です。
Coherent Corp考察
7か所 / 語句の出現 12回
- **概念:** 光エンジンをスイッチASICと同じ基板上（パッケージ内）に実装し、電気配線の距離を極限まで短くする技術。 - **メリット:** 究極の低消費電力と高密度実装。 - **課題:** 故障した際にスイッチごと交換が必要になる（保守性の問題）
気自動車のパワー半導体や再生エネルギーの高効率電力変換器に用いられています。Coherent社は実は**SiC基板の世界的サプライヤー**の一つで、1990年代にLitton社からSiC事業を獲得し、近年まで150mm径SiCウェハを量産してきました。現在は200mm径SiC基板の製造にも取り組んでおり、**世界
モジュール）として実装され、電気信号でホストと接続されていますが、周波数が50GHzを超えるとパッケージピンや基板配線での損失・レイテンシが無視できなくなります。CPOでは光エンジンを至近距離に配置することで電気配線長を短縮し、**帯域幅向上と消費電力削減**を図ります。一方で、CPOはメンテナンス性やモジュール
すべての箇所はページ操作または下記JSONから取得できます。
Rubin / Rubin Ultra / Blackwell / Groq の技術比較と、AI手法の進化が要求する次世代アクセラレータ設計考察
1か所 / 語句の出現 1回
先端ノード、I/Oや一部機能は成熟ノード」などの異種ノード混在を早期から許容し、パッケージ制約（HBM実装数、基板、CoWoS能力）をボトルネックではなく入力条件として最適化することです。
Terafabとは何か考察
2か所 / 語句の出現 3回
工程名から見ても、この計画が本格化すれば、露光、成膜、エッチング、イオン注入のような前工程だけでなく、マスク、基板、封止、検査、冷却、薬液、ガス、パッケージ関連まで影響が及ぶ可能性があります。さらに Broadcom は、半導体そのものだけでなくレーザーや光部品、PCB 周辺でも供給制約が広がっていると指摘してい
が前進するなら、注目すべきなのは半導体メーカーだけではなく、工程材料、先端パッケージ、テスト、熱対策、電源、基板といった周辺企業群になるはずです。これは keynote と公開需給情報からの推論です。 ([Reuters](https://www.reuters.com/world/asia-pacific/b
EDAについて少しだけ勉強
29か所 / 語句の出現 34回
ンシーバー（SerDesなど）** → **アナログ/RF設計 + EM/SI/PI解析 + パッケージ/基板込みのチャネル解析** が主役です。 ([Cadence](https://www.cadence.com/en_US/home/tools/custom-ic-analog-rf-design/vi
ーキ検討 → 回路/RTL/モデル作成 → 検証 → レイアウト/実装 → 抽出/サインオフ → パッケージ/基板/システム解析**
基板は、**その皿を載せる大きな配膳トレー**です。
すべての箇所はページ操作または下記JSONから取得できます。
AIデータセンター光通信解説
1か所 / 語句の出現 1回
ahawk 6 – Davissonでは、BroadcomはTSMC COUPE技術ベースの光エンジンを、先端基板レベルのマルチチップパッケージに異種統合していると説明しています。その結果、従来のプラガブル光方式に比べて光インターコネクトの電力を70%削減し、3.5倍以上低い消費電力を実現するとしています。([B
キオクシア決算が示した「NAND市況株」から「AI記憶階層株」への転換
1か所 / 語句の出現 1回
bstrateの生産を2026年に開始する予定としている。COUPE光エンジンをパッケージ内に統合することで、基板上のプラガブル版と比べて電力効率2倍、レイテンシ10分の1を実現すると説明されている。([TSMC](https://pr.tsmc.com/english/news/3302))
半導体テストと光接続テストの成長地図
1か所 / 語句の出現 1回
圧・高負荷で動かし、初期不良を出荷前に炙り出す工程である。SLT、System Level Testは、実際の基板やシステムに近い環境で、OS、ファームウェア、ドライバ、メモリ、I/O、熱、電力を含めて試験する。
AIDC向けCPU最新事情
7か所 / 語句の出現 8回
これは、NVIDIAがTSMC、HBM、先端パッケージ、基板、サーバーODM、ネットワーク部品などをかなり先まで押さえていることを示します。単にGPUを売るだけでなく、Vera CPU、Rubin GPU、NVLink、ConnectX、BlueField、S
、NVIDIAが最も強いです。1190億ドル規模の供給関連コミットメントは、HBM、先端パッケージ、TSMC、基板、ODM、ラック全体を押さえる力を示します。([SEC](https://www.sec.gov/Archives/edgar/data/1045810/000104581026000052/nvda
tersによると、AMDはASE、SPIL、PTI、Wiwynnなどの台湾パートナーと協力し、先端パッケージ、基板、製造インフラを拡大し、CPU需要の高まりに対応する方針です。Lisa Su氏は、CPU供給は2026年を通じて四半期ごとに増え、2027年から2029年にかけても大きな拡張を計画していると述べていま
すべての箇所はページ操作または下記JSONから取得できます。
半導体製造を「層」で見る
22か所 / 語句の出現 35回
シリコンインターポーザやチップレットの下には、**ABF/FC-BGAパッケージ基板**がある。
/ Ajinomoto Fine-Techno、Ibiden、新光電気工業、Unimicron、Nan Ya PCB、AT&S、Samsung Electro-Mechanics、TOPPAN、Kyocera** などである。
一方、パッケージ基板のコア層や厚いPCBでは、メカニカルドリルも重要である。ここで強いのが **ユニオンツール** である。ユニオンツールはレーザードリル装置メーカーではないが、PCB・パッケージ基板向けの超精密メカニカ
すべての箇所はページ操作または下記JSONから取得できます。
タイミングデバイスとは何か
3か所 / 語句の出現 3回
タイミングデバイスが、GPUやCPUよりもはるかに速いクロックを直接流しているわけではありません。多くの場合、基板上の基準クロックは **25MHz、50MHz、100MHz、156.25MHz** などの比較的低い周波数です。
クロックジェネレータは、1つまたは複数の基準クロックから、基板内で必要な複数の周波数を作るICです。
高速基板では、このズレが問題になるため、低スキューなクロックバッファが必要になります。
MLCC・コイル・電源モジュール解説
7か所 / 語句の出現 9回
### PCB/ABF/MLCCは「高密度実装」の受益
コモンモードノイズは、ケーブルや基板をアンテナのようにして外へ放射されやすいです。 これには、**コモンモードチョーク**が使われます。
GPUやASICの近くでは、基板面積が限られています。周囲にはHBM、MLCC、電源IC、MOSFET、インダクタ、通信ICが密集します。その中で、インダクタだけが大きいと電源回路全体の面積が増えてしまいます。
すべての箇所はページ操作または下記JSONから取得できます。
MLCC、AIDC、村田製作所、通信部品、圧電MEMSまでを考察
1か所 / 語句の出現 1回
社売上の35.7%です。最大用途ですが、前年比では減少しています。村田は、スマホ向け高周波モジュールや多層樹脂基板が減少した一方、サーバー向けMLCCやEMIフィルタが増えたと説明しています。([Murata Manufacturing Co., Ltd.](https://corporate.murata.co
Xの推薦アルゴリズムを基本から理解する
4か所 / 語句の出現 4回
Iサーバー需要で次に不足しやすい部材は何だと思いますか？ GPUやHBMだけでなく、MLCC、インダクタ、PCB、電源部材、光通信部材にも波及していく可能性があります。」
一方で、専門性の高い投稿、たとえばAIデータセンター、半導体、MLCC、HBM、PCB、電源部材、投資仮説のような投稿は、全体ランキングでは見えにくくても、特定の興味クラスタのFor Youでは強く出ることがあります。
MLCC離型膜やHBM4やPCB材料の投稿は、刺さる人には深く刺さりますが、母集団は限られます。
すべての箇所はページ操作または下記JSONから取得できます。
AIインフラ相場の本質: 半導体から電力・冷却・接続・ストレージへ
2か所 / 語句の出現 3回
| ダイキン、荏原、三菱電機 | チラー、ポンプ、冷却設備 | | 基板・材料 | イビデン、新光電工、メイコー、太陽HD、レゾナック | AIサーバー・パッケージ基板 | | 半導体装置 | 東京エレクトロン、アドバンテスト、ディスコ
だけでなく、**HBM、DDR、NAND、SSD、HDD、ネットワークASIC、光DSP、電源IC、パッケージ基板**まで一気に需要を押し上げているということです。([IDC][1])
GPU不足から物理インフラ不足へ: AIデータセンター拡大の全体像
2か所 / 語句の出現 3回
| 液冷、CDU、熱交換器、空調 | | 半導体部材 | MLCC、インダクタ、PCB、ABF、銅箔 | | メモリ | HBM、DRAM、SSD | | 建設・不動産 | データセンター開発、電力用地 | |
** **PCIe/CXLリタイマ** **電源IC** **MLCC** **インダクタ** **パッケージ基板** **先端PCB**
NVIDIAが描くAIエージェント産業革命: Token、AI工場、Physical AIの意味
1か所 / 語句の出現 2回
AI工場が増えるなら、GPUだけでなく、HBM、先端パッケージ、ABF基板、高多層PCB、HVLP/VLP銅箔、コネクタ、液冷部材、電源モジュール、VRM、MLCC、インダクタ、光トランシーバ、CPO、ラック、変圧器、データセンター建設、電力インフラまで需要が広がる。
ソフトバンクGのフランス5GW構想: 欧州版AI工業地帯づくりを読む
2か所 / 語句の出現 3回
Mが必要になる** → **AIデータセンターが増える** → **電力・冷却・光・変圧器・PDU・MLCC・PCBが足りなくなる** → **データセンターを短期間で量産できる企業が強くなる** → **国はAI主権のために電力と土地を差し出す**
誘電** | MLCC、インダクタ、電源周辺部品 | | 基板・材料 | **イビデン、新光電気、メイコー、太陽HD、AGC、レゾナック等** | AIサーバー、GPU、ネットワーク機器向け基板・材料 | | 半導体装置・検査 | **東京エレク
AIデータセンター時代の光通信入門: シリコンフォトニクス、InPレーザー、CPOまで読む
18か所 / 語句の出現 23回
あたりの速度** である。100G/laneから200G/laneへ進むと、DSP、レーザー、変調器、TIA、基板、コネクタの難度が一気に上がる。
# 第4部：InP基板からCWレーザーアレイまでの工程
高速化すると、DSP、ドライバ、TIA、光変調器、レーザー、フォトダイオード、基板、実装、熱設計、検査装置の難度が上がる。特にAI向けでは大量導入が前提になるため、性能だけでなく、歩留まり、信頼性、供給能力、顧客認証が重くなる。
すべての箇所はページ操作または下記JSONから取得できます。
AIDC電源需要の爆発とパワー半導体の新しい主戦場: 変圧器、SST、GaN、SiC、DrMOSまで
5か所 / 語句の出現 5回
内蔵し、1フェーズあたり100Aピーク電流に対応するSPSを発表している。[2] これは、GPU近傍の限られた基板面積に、より多くのフェーズを詰め込むための方向性を示している。
ただし、中国勢がすべての領域で勝つわけではない。基板・GaN単体・汎用MOSFETは価格競争が激しくなりやすい。一方で、車載主機インバータ、AIDC向けSST、SiCモジュール、液冷・熱設計、絶縁、ゲートドライバ、GPU向けSPS/MPC、長期信頼性で
SiC基板では、2024年にWolfspeedが首位を維持した一方、中国のTanKeBlueとSICCがそれぞれ17％台の世界シェアを取り、中国勢の存在感が急上昇している。[12] 8インチSiCも、中国勢が量
すべての箇所はページ操作または下記JSONから取得できます。
AIインフラ競争は金額だけでは測れない: 米国の頭脳と中国の身体・工場・電力層
2か所 / 語句の出現 2回
深圳、東莞、蘇州、常州、無錫、上海周辺などには、電子部品、基板、センサー、モーター、金型、筐体、ケーブル、電池、電源、光学部品、カメラモジュール、組立工場が密集しています。
たとえば、ロボットを作るにはモデルだけでは足りません。モーター、減速機、センサー、バッテリー、筐体、基板、カメラ、通信モジュール、電源、工場、組立、検査、保守網が必要です。
CPOはいつ本格化するのか: 光通信、NPO、プラガブル、銅接続の現実的な時間軸
4か所 / 語句の出現 4回
は、CPO関連部品の売上寄与が見えやすくなる。外部光源、CWレーザー、FAU、光コネクタ、SiPh実装、InP基板の需要が本格化し、ここからCPOテーマが財務に反映されやすくなる。
| | CWレーザー | SiPhトランシーバで増加 | 外部光源CPO/NPOでさらに増加 | | InP基板 | DFB/EML/CW-LDで重要 | CPO外部光源でも重要 | | FAU | 顧客評価段階が多い | CPO/NPO量産で重要化 | | 光コネクタ/ファイバーアレイ | プラガブルでも必要
先へ進むほど、前面プラガブルまで高速電気信号を引き回すことが難しくなる。200Gb/s SerDes世代では、PCB配線、コネクタ、リタイマ、DSP、冷却の負担が急増する。
すべての箇所はページ操作または下記JSONから取得できます。
TPU 8iとTPU 8tの違い: GoogleがAIチップを学習と推論に分けた理由
4か所 / 語句の出現 6回
約1.86EB、電力は6〜10GW級、HBM市場は約224億〜336億ドル、電源、電気設備、光、MLCC、先端基板まで巨大な需要が発生する。
Cメーカーにとって重要なのは、数量だけではない。AIサーバーでは、高容量、低ESL、高耐圧、高温対応、埋め込み基板対応、実効容量の大きいMLCCが必要になる。つまり、汎用品ではなく高付加価値品の比率が上がる。
先端パッケージや基板では、TSMC、ASE、Amkor、Ibiden、Shinko、Unimicron、Ajinomotoが重要になる。TPU/ASICはHBMを載せるため、2.5Dパッケージ、インターポーザ、ABF基板
すべての箇所はページ操作または下記JSONから取得できます。
AIインフラ・プラットフォームの黎明: GPUを買う時代からGWを金融商品として組成する時代へ
1か所 / 語句の出現 1回
2026〜2028年は、HBM、CoWoS、先端パッケージ、基板、テスト、光部品が制約になりやすい。特にAI XPV PlatformのようなXPUベースの計算容量が増えると、NVIDIA GPUだけでなく、Broadcom系ASICやGoogle TPU系などに
HBMは熱を持つ記憶の塔へ: HBM4、iHBM/ICE、HBM5/HPBが変えるAIインフラ
3か所 / 語句の出現 3回
AIサーバーの価格が上がる理由は、GPUダイだけではない。HBM、CoWoSや2.5Dパッケージング、基板、電源、冷却、ネットワーク部品が全て高付加価値化している。その中でもHBMは、供給制約と高単価が重なり、AIハードウェアの価格形成に大きく影響する。
HBM、パッケージング、冷却、電源、基板、光通信、ラック設計まで含めた総合インフラが、AIの性能を決める。
やGPU側最適化が重くなる | | 先端パッケージング | CoWoS、2.5D、SiP、インターポーザ、先端基板に依存する | | 冷却構造 | HBM5ではiHBM/ICEやHPBのような内蔵冷却が製造難度を上げる | | 顧客認証 | GPU/XPU側ロードマップと歩調を合わせる必要がある |
GLM-5.2と主権AI: オープンウェイトが各国のAIインフラ需要を押し上げる
4か所 / 語句の出現 8回
Broadcomは2026年の供給制約について、TSMCだけでなく、レーザーやPCBにも不足が出ており、光トランシーバ用PCBのリードタイムが6週間から6か月へ伸びたと述べています。([Reuters][17])
6〜2030 | 120kW級ラックで従来DCとは別物になる | | 6 | **光通信・スイッチ・PCB** | 2026〜2029 | 800G/1.6T世代でリードタイム悪化 | | 7 | **運用人材・評価基盤** | 常時 | 主権AIではここが過小評価され
0、GB200、Rubin、AI ASIC、ネットワークASICでは、必要なインターポーザサイズ、HBM個数、基板、テスト工程が異なります。
すべての箇所はページ操作または下記JSONから取得できます。
CoPoS・ガラスコア基板・ABFの基本と投資指標
52か所 / 語句の出現 59回
味の素の資料では、HPC向け基板はPC向けに比べて基板面積指数が3.5倍、ABF層数が6層から18層へ増え、ABF使用量が10倍超になると説明されています。AI GPU/ASICでは、さらに基板面積と層数が増えるため、ABFの需要は
2030年は、CoPoSとガラスコア基板が本格化するかの答え合わせです。
2027年は、ガラスコアより先に、ABF基板とテスト工程が利益化します。
すべての箇所はページ操作または下記JSONから取得できます。
メモリサイクルは終わるのか──AI OS化、オンデバイスAI、そして「デバイス階級社会」の始まり
1か所 / 語句の出現 1回
半導体やスマホ、PCはグローバル価格で動く。AI需要でメモリ、SoC、NAND、電源、基板、光通信、先端パッケージの価格が上がれば、日本にもそのまま波及する。
Broadcom Jalapeñoから見えるAIインフラ戦争
2か所 / 語句の出現 2回
MarvellはXPU CPOで、XPUパッケージから銅配線をできるだけ外へ出さず、同一基板上で光へ変換する。これにより、XPU間接続の距離を銅より大幅に伸ばし、複数ラックにまたがるscale-up domainを作ろうとしている。
pute silicon、HBM、その他chipletと、Marvellの3D SiPho Engineを同じ基板上に配置する。6.4T 3D SiPho Engineは、32チャネル×200Gの電気・光インターフェースを持ち、XPU間接続を銅より長く、低電力にすることを狙う。
2028年にやって来る「再確認」
4か所 / 語句の出現 4回
この年に確認されるのは、HBM、ガラスコア基板、光インターコネクト、液冷、電力、データセンターの建設進捗だけではない。 もっと大きいのは、アメリカという国家が、AIインフラをどこまで背負い続けられるのかという政治的な確認である。
フラ相場は、技術的にはまだ強い。 HBM需要は続く。 光インターコネクトは本格化する。 ガラスコア基板も最上位パッケージから採用確認に入る。 電力設備も不足する。
第三に、ガラスコア基板が夢から実装へ移るか。 最上位AIパッケージで実採用されるのか、量産歩留まりとコストが追いつくのか。
すべての箇所はページ操作または下記JSONから取得できます。
再考察：半導体インフレは、デバイス階級社会をどこまで進めるのか
9か所 / 語句の出現 14回
密度は上がる。 筐体は薄くなる。 カメラは大型化する。 放熱は厳しくなる。 その結果、スマホの基板も単純な安物PCBでは済まなくなる。
基板も高付加価値化する。
低価格スマホであっても、現代スマホとして成立させるには、一定水準以上の基板、電源、MLCC、ストレージ、DRAMが必要になる。
すべての箇所はページ操作または下記JSONから取得できます。
NVIDIA液冷の本質: AIデータセンターは熱を設計する時代へ
1か所 / 語句の出現 1回
ただし、これは「電子基板にかかっても安全な絶縁液」という意味ではありません。水＋グリコール系の冷却液は、基本的には密閉流路の中を流す液体です。漏液すれば当然リスクがあり、導電率、腐食、異物混入、シール材との相性管理が必要にな
メモリ御三家は4〜5兆ドル企業になれるのか
1か所 / 語句の出現 1回
光。ガラスコア基板。半導体テスト。電源。冷却。JabilのようなAIハードウェア製造基盤。そして、DDOG、SNOW、PLTR、NETのようなAI SaaS・データ基盤。
AIメモリ相場はLTA循環へ: 2026年7月4日のAIインフラ日次レポート
5か所 / 語句の出現 5回
DIGITIMESは、BOEがAIパッケージング向けに**Micro LED光インターコネクト**と**ガラス基板CPO**を狙っていると報じた。BOEはディスプレイ、ガラス加工の技術蓄積を、AI向け光接続と先端パッケージ領域へ転用しようとしている。([DIGITIMES][5])
t向けに大型DRAM供給契約を獲得したと報じられた。さらにBOEはMicro LED光インターコネクトとガラス基板CPOへ、MiTACは台湾、ベトナム、カリフォルニアへ、英国Kentでは300MW級AIデータセンター計画へ、CXLメモリープーリングはGPUサーバーのメモリウォール対策へ向かっている。
るか。 4. CXMTのDDR5歩留まりとTencent向け供給能力に追加情報が出るか。 5. BOEのガラス基板CPOが実際のAIパッケージ顧客を獲得するか。 6. AIサーバーODMの米国、東南アジア移転が加速するか。 7. 300MW級データセンター案件で電力接続、許認可の遅延が出るか。
すべての箇所はページ操作または下記JSONから取得できます。
HBMは本当に最も高価なメモリーなのか
2か所 / 語句の出現 2回
企業が別々の企業から調達する場合、TSMCがASIC、SK hynixがHBM、OSATがパッケージ、別企業が基板という複数契約になる。どこか一つでも遅れれば、完成アクセラレーターを出荷できない。Samsungへ一括発注できれば、少なくとも理論上は、ロジックウェハー、HBM、パッケージ、テストの生産計画を合わせや
る。AIアクセラレーターが正常に動作しない場合、原因はASICダイ、SRAM、HBM、インターポーザー、接合、基板、電源、熱のどこにあるか切り分けが難しい。SamsungがASIC、HBM、パッケージ、テストをまとめて受ければ、歩留まり解析と設計修正を内部で回しやすくなる。
NAND・DRAM・HBMの違いから始める、AI時代のメモリー入門
1か所 / 語句の出現 1回
ysisによると、HBM3EではAIアクセラレーターとHBMの間に1000本以上の信号線が必要となり、一般的な基板ではなく、2.5Dパッケージが必要になる。([SemiAnalysis](https://newsletter.semianalysis.com/p/scaling-the-memory-wall-t
HBMは本当に「最も高価なメモリー」なのか
4か所 / 語句の出現 4回
- ASICダイ - SRAM - HBM - インターポーザー - 接合 - 基板 - 電源 - 熱
- シリコンインターポーザー - HBMベースダイ - 2.5Dパッケージ - 高密度基板 - HBMとASICの実装 - Known Good Dieの選別 - 完成後のテスト - パッケージ歩留まり
その場合、SRAMセル以外にもパッケージ、接合、テスト、基板、ネットワークの費用が増える。
すべての箇所はページ操作または下記JSONから取得できます。
NAND・DRAM・HBMの違いから始める、AI時代のメモリー入門
1か所 / 語句の出現 1回
ysisによると、HBM3EではAIアクセラレーターとHBMの間に1000本以上の信号線が必要となり、一般的な基板ではなく、2.5Dパッケージが必要になる。([SemiAnalysis][1])
Kyber遅延で見える、NVIDIA GPUとGoogle TPUのネットワーク思想の違い
1か所 / 語句の出現 2回
- 巨大なミッドプレーンPCB - 200Gbps級信号の大量配線 - コネクター精度 - PCBの反り - 600kW級の電力 - 800VDC配電 - 液冷 - ラック全体の組立歩留まり
Kyber遅延で見える、NVIDIA GPUとGoogle TPUのネットワーク思想の違い
1か所 / 語句の出現 2回
* 巨大なミッドプレーンPCB * 200Gbps級信号の大量配線 * コネクター精度 * PCBの反り * 600kW級の電力 * 800VDC配電 * 液冷 * ラック全体の組立歩留まり
Kyber NVL144とNVL576は何が違うのか
43か所 / 語句の出現 55回
基板が大型化し、層数が増えるほど、
CCLはPCBの基礎材料となる銅張積層板である。
> **Kyberそのものに賭けるならCCL・システムPCB。** > **高密度AIラック全体に賭けるなら800VDC・液冷。** > **Rubin Ultraの総出荷に賭けるならFC-BGA・HBM・先端パッケージ。**
すべての箇所はページ操作または下記JSONから取得できます。
GPUをつなぐのは誰か: Enfabrica ACF-S、ConnectX、leaf-spineスイッチASICから理解するAIDCネットワーク
1か所 / 語句の出現 1回
EMFASYSでは、ACF-S、CXLメモリコントローラー、DDR5、基板、シャーシ、電源、制御ソフトウェアをまとめて提供する。
Kyber NVL144とNVL576のロードマップ比較: PCB、CPO、受益者銘柄群を分けて読む
42か所 / 語句の出現 57回
め、ラック間光接続、CPO、ファイバー密度、レーザー、NVSwitch統合が難所になる。つまりKyberは銅とPCBの壁、NVL576は光と運用の壁である。
数・高速デジタル材料を展開する。超低損失材料、低CTE材料、多回積層対応材料を持つため、Kyber級のシステムPCBが量産される場合の有力な材料候補となる。Kyberへの直接採用は未確認である。([EMCTW][8])
高階HDIと高多層PCBを主力とし、AI・高性能計算向けに低損失材料と信号品質技術を展開している。
すべての箇所はページ操作または下記JSONから取得できます。
銅から光へ: NVIDIA・Marvell・Broadcomが争うAIデータセンター接続ロードマップ
1か所 / 語句の出現 1回
Bladeに合計72基のNVLink 7 Switchを配置する構成とされています。GPU側とスイッチ側は大型PCBミッドプレーンと銅フライオーバー配線で接続するという分析です。これはNVIDIA公式の詳細仕様ではなく、試作機とサプライチェーンに基づく推定です。([newsletter.semianalysis.c
銅から光へ――NVIDIA・Marvell・Broadcomが争うAIデータセンター接続のロードマップ
1か所 / 語句の出現 1回
Bladeに合計72基のNVLink 7 Switchを配置する構成とされています。GPU側とスイッチ側は大型PCBミッドプレーンと銅フライオーバー配線で接続するという分析です。これはNVIDIA公式の詳細仕様ではなく、試作機とサプライチェーンに基づく推定です。([newsletter.semianalysis.c
第1回 なぜ半導体は「1枚の巨大チップ」をやめ始めたのか
1か所 / 語句の出現 1回
これらを1枚へ統合すると、部品間を基板上で接続する場合よりも、信号距離を短くできる。必要な電力を減らしやすく、製品自体も小型化できる。
第2回 レチクルとは何か――巨大SoCを阻む露光装置の物理限界
1か所 / 語句の出現 1回
DUV用レチクルは、基本的に光を通す透明基板上へ遮光パターンを形成する。
第3回 チップレットとは何か――巨大SoCを小さなダイへ分割する
1か所 / 語句の出現 1回
- 微細な有機基板 - シリコンインターポーザー - シリコンブリッジ - 高密度RDL - マイクロバンプ - Hybrid Bonding - TSV
第4回 チップレットはどこに載るのか――2D・2.5D・3Dパッケージの基本
24か所 / 語句の出現 24回
EMIBでは局所的なブリッジだけを使うため、パッケージ基板を通じた電源供給の自由度を残しやすい。
パッケージ基板より細かな配線を形成できるため、ダイ間を多数の短い配線で接続できる。
有機基板型のStandard Packageは、最高密度が不要な製品で有力である。
すべての箇所はページ操作または下記JSONから取得できます。
第5回 マイクロバンプとは何か――チップレットを物理的につなぐ微小接点
14か所 / 語句の出現 15回
olled Collapse Chip Connection**の略で、ダイまたはインターポーザーをパッケージ基板へ接続する比較的大きなフリップチップ端子である。
シリコン、インターポーザー、有機基板、樹脂、銅、はんだでは、熱膨張率が異なる。
は、ロジックダイとシリコンインターポーザーの間に45µmピッチのマイクロバンプを使用し、インターポーザーと有機基板の間には180µmピッチのC4バンプを使用していた。これは一つの試作例であり、実際の寸法は製品世代や設計によって異なる。([3DFabric](https://3dfabric.tsmc.com/sc
すべての箇所はページ操作または下記JSONから取得できます。
Cerebrasに勝ち目はないのか
1か所 / 語句の出現 1回
- 中央部までデータを運ぶNoCを強化する - メモリー流入口への集中を防ぐ - HBMとWSEを接続する巨大基板を製造する - ウェハーの反りと熱膨張を管理する - HBM、光I/O、WSEを同時に冷却する - 光源、変調器、受光器を実装する - 欠陥のあるメモリーや光I/Oを切り離す - ソフトウェアからNU
第6回 Hybrid Bondingとは何か――はんだを使わず銅と絶縁膜を直接つなぐ
1か所 / 語句の出現 1回
- トランジスタ - 微細な銅配線 - 低誘電率材料 - SRAM - DRAM - センサー - 光デバイス
XBMとは何か――HBMを「メモリ・チップレット」へ作り替えるIntelの構想
7か所 / 語句の出現 8回
istor - TSV - ダイ薄化 - 接合 - UCIe PHY - メモリコントローラー - パッケージ基板 - テスト装置 - 顧客認証
- メモリスタックをパッケージ基板へ搭載するMemory-on-Package - メモリ用の中間基板を省く構造 - モールド内へメモリスタックを埋め込む構造 - Reversed Overhang Memory-on-Package
UCIeによる接続で十分な帯域と電力効率を得られれば、全面シリコンインターポーザーを使わず、有機基板、ブリッジ、RDLなどを組み合わせる余地が広がる。
すべての箇所はページ操作または下記JSONから取得できます。
半導体ダイの内部はどう進化してきたのか
3か所 / 語句の出現 3回
従来型DRAMのアクセス・トランジスタは、基本的に単結晶シリコン基板を使うFEOL側へ形成される。
一つの方向は、シリコン基板を深く掘ることだった。
- シリコン：トランジスタのチャネルや基板 - SiO₂、High-k材料：絶縁膜 - 銅、コバルト、ルテニウム、タングステン：配線やコンタクト - シリコン窒化膜：絶縁、保護、エッチング制御 - 酸化物半導体：将来の低温トランジスタ候補 -
第7回 TSVとは何か――シリコンを貫通する銅の垂直配線
6か所 / 語句の出現 7回
- シリコンへの電流漏れを防ぐ - TSVと基板間の絶縁耐圧を確保する - 銅がシリコンへ直接触れるのを防ぐ - デバイス回路への電気的影響を抑える
一方、TSVはその信号や電源をインターポーザーの下面へ降ろし、パッケージ基板へ接続する。
- シリコン結晶 - トランジスタ - 低誘電率膜 - TSV界面 - 上下の金属配線
すべての箇所はページ操作または下記JSONから取得できます。
XBMとは何か――HBMを「メモリ・チップレット」へ作り替えるIntelの構想
10か所 / 語句の出現 10回
特許にはインターポーザー型と、メモリをパッケージ基板へ直接載せる構造の両方が含まれる。
DDR時代 メモリは基板上の外部部品
パッケージ基板
すべての箇所はページ操作または下記JSONから取得できます。
AI・半導体・ハイパースケーラー投資のための市場監視術
3か所 / 語句の出現 3回
## 材料・基板・ウェハ
半導体指数が弱くても、基板や材料株が強ければ、設備投資の中で資金移動が起きている可能性がある。
特にAIインフラ市場は、ハイパースケーラーの設備投資から始まり、GPU、HBM、ネットワーク、光通信、基板、電力、冷却設備へと需要が波及する。したがって、投資判断でも個別銘柄だけでなく、資金がAIインフラのどこへ移動しているのかを見る必要がある。
第8回 Die-to-Die PHYとは何か――チップレット間で信号を送受信する回路
6か所 / 語句の出現 6回
- 接続端子数を減らせる - ダイ辺長を節約できる - 比較的粗い有機基板でも配線しやすい
PCB、コネクタ、ケーブルを通るため、信号は大きく減衰する。
PHY側にレーンがあっても、インターポーザーや基板へ配線できなければ使えない。
すべての箇所はページ操作または下記JSONから取得できます。
第9回 UCIeとは何か――UCIe-S／UCIe-A／UCIe-3Dでチップレットを共通接続する
6か所 / 語句の出現 6回
なシリコンインターポーザーへ載せれば最適になるわけではない。逆に、UCIe-Aの弱い低電圧ドライバーで長い有機基板配線を安定して駆動できるとは限らない。
現するのではなく、CXL.cacheやCHIなどの上位プロトコルが担当する。 - **UCIe-S**は、有機基板を使う比較的長距離・低コストな2D接続向けである。 - **UCIe-A**は、インターポーザーやブリッジを使う短距離・高密度な2.5D接続向けである。 - **UCIe-3D**は、Hybrid B
UCIe-Sは低コストな有機基板接続を可能にする。
すべての箇所はページ操作または下記JSONから取得できます。
第10回 3D V-Cache、Foveros Direct、SoIC、CoWoS―3D積層技術は何が違うのか
1か所 / 語句の出現 1回
EMIBは有機基板へ埋め込んだ局所シリコンブリッジであり、CoWoS-Sは大型シリコンインターポーザーを使用する。CoWoS-LはRDLと局所シリコン接続を組み合わせるため、構造的にはEMIB的な思想にも近づいている。
第11回 Logic Foldingと未来のAIチップ――平面に広がった回路を上下へ折りたたむ
3か所 / 語句の出現 3回
- 演算器とキャッシュは上下へ近接 - HBMは横へ大容量接続 - パッケージ外へは基板経由 - 光I/Oはエッジへ配置
局所温度、熱勾配、機械応力が性能と信頼性へ影響する。熱解析はチップ単体ではなく、ダイ、接合、インターポーザー、基板、冷却器までを含めて行う必要がある。([login.cadence.com](https://login.cadence.com/content/dam/cadence-www/global/en_U
- ドライバー電力 - イコライザー電力 - 基板損失 - ケーブル損失
SamsungはAI時代に何を失い、何を取り戻そうとしているのか
5か所 / 語句の出現 6回
Samsung電機はガラスコア基板の試作ラインを持ち、2027年以降の量産を目指している。
FCBGAは、GPU、CPU、ASICなどの半導体ダイとサーバー基板を接続する高密度パッケージ基板である。
## FCBGA――AIチップと基板をつなぐ
すべての箇所はページ操作または下記JSONから取得できます。
Nokiaについて調査分析しました未だよく分からないです
3か所 / 語句の出現 3回
光接続の為に、Infineraを買収しinp基板の内製化の手段を得た、ここは面白い試みだと思った
Nokiaが内製を進めるInPは、一般的な電子機器のプリント基板ではない。
- スイッチ筐体と基板、電源、冷却の設計 - SR LinuxやSONiCへの対応 - EDAによる設計・導入・運用自動化 - 光モジュールやルーターとの相互接続検証 - IP、光、WANを含むネットワーク全体の設計 -
第2部5章 純度と単結晶――発明を商品へ変えた技術
4か所 / 語句の出現 4回
抵抗率、長いキャリア寿命を重視する用途ではFZが選ばれる。表面に特別な抵抗率や結晶層が必要なら、CZまたはFZ基板へエピタキシャル層を追加する。([sumcosi.com](https://www.sumcosi.com/english/products/process/))
1951年、ゴードン・ティールとハワード・クリステンセンは、基板の原子配列を引き継ぐ薄い結晶層の成長法を開発した。1960年には、イアン・ロスの推進を受けたヘンリー・シューラーらのチームが、化学気相成長によってシリコン・トランジスタへ薄いエピタキシャル層を形成し、
ずつ切り出し、一個ずつ電極を付ける個別部品だった。増幅器、抵抗、コンデンサーを一つの回路にするには、それぞれを基板上で配線しなければならない。
すべての箇所はページ操作または下記JSONから取得できます。
SK hynix 2026年Q2決算の本質
3か所 / 語句の出現 3回
eSSD単独の利益率を算出するには、NANDダイの社内原価、コントローラー原価、DRAMキャッシュ、PCB・筐体、ファームウェア開発費、顧客認証費、保証費、販売管理費、減価償却費の配分などが必要になる。これらが非開示であるため、公開情報だけで正確に逆算することはできない。
ダイ単体の良品率だけでは決まらないからである。正常なDRAMダイを複数枚積み重ね、TSVで接続し、ベースダイ、基板、封止工程を経たうえで、顧客が要求する速度、帯域、消費電力、信号品質、温度特性を満たして初めて販売可能なHBMになる。途中のどこか一つで不良が発生すれば、それまで投入した良品ダイや加工費まで失われる。
- NANDダイ - SSDコントローラー - ファームウェア - PCBと筐体 - 電源喪失保護 - 高耐久設計 - 冷却対応 - 顧客ごとの認証
NVIDIA対Huawei――世界の主権AIを奪い合う二つのAIファクトリー
3か所 / 語句の出現 5回
- TSMCの先端ウェハー - HBM - 先端パッケージ - ABF基板 - 高多層PCB - 光レーザー - トランシーバー - 液冷 - 変圧器 - 発電・送電設備
しかし味の素ビルドアップフィルム、ABFが高性能パッケージ基板の重要材料であり、現在の基板工場、設計、製造工程がその特性を前提として最適化されていることは事実である。
ASIC、AMD GPU、NVIDIA GPUは競合製品だが、物理供給網では同じTSMC、HBM、パッケージ、基板へ依存する。
InPレーザーはなぜAI計算基盤の戦略部品になったのか
55か所 / 語句の出現 58回
## 1．InP単結晶・基板製造
AI計算基盤の光化によって、InP基板、エピ、MOCVD、DFB格子、再成長、レーザーチップ、光学実装、検査まで、古い化合物半導体産業全体が再評価される構造変化
SiC基板による放熱
すべての箇所はページ操作または下記JSONから取得できます。
AIデータセンターの光接続を基礎から理解する
60か所 / 語句の出現 66回
ーザーの本命 | | 日本 | 住友電工 | 5802 | CW、EML、InP基板 | S | 上流と光源の双方を保有 | | 日本 | 三菱電機 | 6503 | 200G EML、PIN-PD | A |
中国国内のインジウム ↓ AXT中国子会社 ↓ InP基板へ加工
### 図解｜基板・SiPh・装置・デバイスの公開シェア
すべての箇所はページ操作または下記JSONから取得できます。
Intel EMIB-T徹底解説――AI半導体の後工程が主戦場になる
36か所 / 語句の出現 40回
有機基板が巨大化すると、
EMIB-Tが伸びてもT-glassが足りなければ基板を作れない。
高価な半導体を不良基板へ載せないための経済性そのもの
すべての箇所はページ操作または下記JSONから取得できます。
Intel EMIB-T解説
25か所 / 語句の出現 28回
IntelはEMIB-Tについて、TSVを使って基板から上のダイへ直接給電することで電源経路を短縮し、さらに銅製のpower/ground meshや高密度capacitorを組み合わせて電源ノイズを抑える構造として説明している。([Intel](ht
- 有機基板＝一般道路 - EMIB＝チップ間だけを結ぶ高速道路の橋
IntelはEMIBについて、パッケージ基板内部へ小型のSilicon Bridgeを埋め込み、Logic-to-LogicやLogic-to-HBMを高密度接続する2.5D方式と定義している。
すべての箇所はページ操作または下記JSONから取得できます。
AIデータセンターの「光」は誰が作っているのか――Tomahawk・Nova・Innolight・Leaf/Spineを一枚につなぐ
4か所 / 語句の出現 4回
DSP + Laser + EML / SiPh + Driver + TIA + PD + PCB + Firmware + Fiber Coupling + Thermal Design + Assembly + Burn-in + Testing
Switch ASIC │ │ PCB上の電気信号 ▼ OSFP │ ▼ Fiber
PCB、
すべての箇所はページ操作または下記JSONから取得できます。
AI時代の「光のファブ」を解剖する――1.6Tを作るCMOS・SiPh・InP・光実装・Module量産
6か所 / 語句の出現 6回
## 第12章 日本の住友電工――InP基板からCWレーザーまで
PCB、OSFP housing、connector、heat sinkまで組み上げて完成する。
イバーを接続 | 8Tx＋8Rx等 | | PMIC/MCU/EEPROM | 電源・制御 | 複数 | | PCB | ICと光エンジンを接続 | 1 | | OSFP筐体 | 機械・熱インターフェース | 1 | | Heat Sink | DSP/レーザー等の放熱 | 1式 |
すべての箇所はページ操作または下記JSONから取得できます。
CFETは本当に量産できるのか――2030年代のXYZ Scalingと装置産業を一体で読む
6か所 / 語句の出現 6回
すると有機基板で、
## 16．なぜ最後にガラスコア基板が必要になるのか
さらにHBMとの帯域、GPU間通信、巨大パッケージの反りや配線密度が問題となり、Optical I/Oやガラス基板へつながっていく。
すべての箇所はページ操作または下記JSONから取得できます。
onsemiは2030年までに「Grid-to-Core＋Physical AI」企業になれるのか
3か所 / 語句の出現 3回
GaN基板上にGaNデバイスを形成し、電流を縦方向に流す。
iはvGaNの用途としてAerospace / Defenseも明示している。Vertical GaNはGaN基板上で電流を縦方向に流し、700V/1,200V品をEarly Access CustomerへSampling中である。 (onsemi)
を離してPCB配線するとGaN本来のSwitching Speedを使い切れない。
AI光通信のボトルネックはInPへ――Coherent・Lumentum・三菱電機・住友電工・古河電工の現在地
13か所 / 語句の出現 15回
## 12．住友電工の最大の強みは「InP基板からCWまで」
ここで、InP基板とInP fabを区別する必要がある。
InP単結晶/基板→ InP device fab→ EML→ CW-LD
すべての箇所はページ操作または下記JSONから取得できます。
AIインフラ金融は80GWの資本市場へ――だが2030年までに何GWを物理化できるのか
1か所 / 語句の出現 1回
PCB/Substrate
第3部6章補足 光で回路を描くまで
19か所 / 語句の出現 20回
ここでは、プリント基板と半導体はまだ別のものだった。
アイスラーは1930年代から1940年代にかけて、絶縁基板と金属箔を組み合わせ、耐食インクで回路図形を印刷し、不要な金属をエッチングで除去する方法を研究した。1942年ごろに作られたアイスラーのラジオ受信機には、初期のプリント回路板が使用されている。([Sc
ただし、プリント基板や半導体に必要なのは、美しい階調ではない。
すべての箇所はページ操作または下記JSONから取得できます。
ルネサスの闇――AIで半導体が儲かるほど、日本人技術者の「安さ」が危険になる
1か所 / 語句の出現 1回
ガラスクロス不足。
AIインフラの次のボトルネックはどこへ移るのか
1か所 / 語句の出現 1回
Logic Base Dieはただの支持基板ではない。
AI時代、PCBは「ただの配線板」ではなくなる
195か所 / 語句の出現 214回
PCBには、
が、AI PCB材料高度化への**利益Torque**という意味では非常に分かりやすい。
さらにPCB Fabricatorでは、CCLをEtchingして作ったInner Layer Circuitへ次のPrepregを接着するため、再びCopper Surface Treatmentを行う。
すべての箇所はページ操作または下記JSONから取得できます。
数十億人が「第二のPC」を持つ時代
3か所 / 語句の出現 6回
Wafer――半導体基板。 大量のChipを一枚に形成するSilicon円盤。
PCB――Printed Circuit Board、プリント基板。
Substrate――半導体Package基板。 ChipとPCBを接続する高密度配線基板。
日東紡――AI時代のSpecial Glassを「t」ではなく「認定済みm² × ASP × Good-board」で読む
34か所 / 語句の出現 36回
高速PCBと大型Packageは必要になる。
CPO関連基板
Low-Dk：
すべての箇所はページ操作または下記JSONから取得できます。
AIが半導体設計を始めた時代――Broadcomは何を守り、どこへ向かうのか
3か所 / 語句の出現 3回
そう考えるとメモリ、テスト、高級CCL、高級MLCC、製造、InP基盤、レーザー、冷却、AIDCcloudを持つハイパースケーラー等の方が確実なんだよな。
さらにAuraStack AI Super Agentを投入し、HBM配置、Advanced Package、PCB、Signal Integrity、Power Integrity、Thermal、MechanicalまでAgentic AIで扱い始めた。(Cadence Newsroom)
PCB
フロンティアAIに「査読」が入る日
1か所 / 語句の出現 1回
Critical Capability Level / CCL：重大な危険能力へ到達したとみなす能力しきい値
TTTが「記憶」を再設計する
1か所 / 語句の出現 1回
glass / T-glass
第7章 キルビーとノイス――ICは二度発明された
25か所 / 語句の出現 26回
ただし、ノイスの構想では、基板の上へ部品を載せるのではない。
同じシリコン上に素子Aと素子B ↓ 基板を通じた不要な電流 ↓ 回路が正しく動かない
コレクタは基板全体につながっているため、裏面側から電極を取り出すことができる。
すべての箇所はページ操作または下記JSONから取得できます。
第8章 MOS構造――酸化膜の門が開く
6か所 / 語句の出現 6回
−−−−−−−−− ┌──┐ ──┘ └──────────────┘ └── p型基板
また、同じシリコン上の素子が基板を通じてつながらないよう、深い拡散層や接合分離を作らなければならなかった。
p型シリコン基板 ↓ ソース・ドレイン領域を形成 ↓ 表面へ薄い酸化膜を作る ↓ 酸化膜上へゲートを形成 ↓ 接触窓と金属配線を形成
すべての箇所はページ操作または下記JSONから取得できます。
AIデータセンターを支える「見えない電源」
9か所 / 語句の出現 9回
15．Embedded MLCC――基板の表面ではなく「中」に入れる
InductorもMLCCと同じように基板内部へ埋め込める。
MLCCをPCB表面に置く限り、
すべての箇所はページ操作または下記JSONから取得できます。
AI時代のMLCC Supply Chainを解剖する
1か所 / 語句の出現 1回
SnはPCBへはんだ付けしやすくする表面である。