先端実装方式や具体的な接合・パッケージ技術。一般的な梱包を除く。
照合する語句: 先端パッケージ / 先端実装 / CoWoS / EMIB / SoIC / ハイブリッドボンディング / hybrid bonding / FOWLP / 2.5D / 3D実装
元資料の日付順・現在保存している本文版の語句一致です。作者の全活動や、当時の本文そのものを再現する表示ではありません。日付不明の記事は別に表示します。
110記事。元資料の日付順。
20か所 / 語句の出現 33回
調査の結果、芝浦メカトロニクスはTSMCのCoWoS生産に設備を提供するサプライヤーであり、特にフリップチップボンダーがCoWoSのパッケージ組み立てに使用されていると推測されます。TFC-6100などのモデルは、2.5D/3Dパッケージ向けに設計され
CoWoSは、高性能コンピューティングやAI向けの先進的なパッケージング技術で、複数のチップをシリコンインターポーザーにボンディングすることが特徴です。芝浦メカトロニクスのボンディング機器は、このプロセスで鍵を
CoWoSの製造プロセスには、以下のステップが含まれます：
すべての箇所はページ操作または下記JSONから取得できます。
59か所 / 語句の出現 114回
ckwellアーキテクチャの特徴）と、288GBのHBM3Eメモリ（12層スタック）の高帯域幅接続が可能です。CoWoS-Lの使用は、GPUのスケーラビリティと性能を高め、AIワークロード、特に推論モデルとトレーニングモデルの性能を大幅に向上させます。
興味深いことに、CoWoS-Lはソケット設計と組み合わせることで、GPUのメンテナンスとアップグレードを容易にし、サーバーの柔軟性を高めます。これは、AIデータセンターの運用効率を向上させる可能性があります。
CoWoSには3つの主要なバリエーションがあり、それぞれ異なる用途と技術的特徴を持っています：
すべての箇所はページ操作または下記JSONから取得できます。
1か所 / 語句の出現 1回
ップエンド AI サーバーで量産。ラック内 NVLink/IF 区間も全面光化 **2029-30** CoWoS-L / FOPLP などで **光 I/O を備えた 1-パッケージ GPU-CPU 複合品** がハイエンドワークステーションへ **ハイエンドゲーミング（xx90 クラス）で“外部光ブリッジ S
2か所 / 語句の出現 2回
1スタック帯域 (ピン速度) 1スタック容量 年代・備考 **HBM2E** SK hynix他 8-Hi (2.5D実装) 460 GB/s @3.2Gbps 16GB (2GB×8) 2019–2021年, A100等に採用 **HBM3** SK hynix他 8-Hi / 12-Hi 819 GB/s @6.
技術や先進パッケージング**で巻き返しを図るとみられます。例えばHuawei傘下の研究機関はTSMCに匹敵する先端パッケージ技術（Chip-on-Wafer-on-Substrateなど）や独自のCo-Packaged光接続技術の開発に注力しています。一部報道では\*\*「Huaweiの4チップレット統合GPUパッケージが
1か所 / 語句の出現 2回
品質な加工はディスコの最も得意とする領域であり、市場の拡大はそのままディスコの成長ドライバーとなる。 - **先端パッケージング技術の進化:** 複数の異なる機能を持つチップ（チップレット）を高密度に集積し、一つのパッケージに収める「先端パッケージング」技術が、半導体の性能向上を牽引している。この3D化・高集積化の流れは、
3か所 / 語句の出現 3回
先端パッケージ基板材料である**ABF（Ajinomoto Build-up Film）は、現在世界で事実上 Ajinomoto（味の素）社が独占供給する素材**です。ABFはCPUやGPUをプリント基板上に実装す
導体材料**：半導体製造に不可欠な化学材料でも、日本勢はフォトレジスト（感光材）、高純度ガス、化学薬品、そして先端パッケージ用基板材料など多数の分野で世界トップシェアを握っています。例えば**フォトマスク・フォトレジスト**市場は日本・台湾・韓国企業が席巻し、中国は先端品をほとんど作れません。また後述するABF樹脂のように
延を招く。 - **味の素（ABF樹脂）** – 世界シェア95%以上。首都直下地震で川崎工場が被災すると**先端パッケージ基板が世界的に供給不能**となる。GPU/CPUの出荷停止に直結し、**生成AI用チップ供給の最大ボトルネック**。 - **東京エレクトロン（半導体製造装置）** – 世界シェア約10%（総合）、分
4か所 / 語句の出現 4回
1. **横**（スタック数） → **8 → 12スタック**へ。パッケージング（CoWoS-L/R等）の発展で**総容量・総帯域が素直に伸びる**。([ori.co](https://www.ori.co/blog/nvidia-h200-vs-h100?utm_source=chatgp
E世代では**総配線は約2000本規模**に達します（データ+制御）。このため実装はシリコンインターポーザ等の2.5D配線技術が必須になります。([Semiconductor Engineering](https://semiengineering.com/hbm3e-all-about-bandwidth/?utm
ator-white-paper.pdf?utm_source=chatgpt.com)) - **TSMC CoWoS-L**の“**12スタック**”ロードマップ：TSMC公式。([ori.co](https://www.ori.co/blog/nvidia-h200-vs-h100?utm_source=chat
すべての箇所はページ操作または下記JSONから取得できます。
1か所 / 語句の出現 1回
別HBMブランド構想**を示し、パッケージ設計で最適化を図る方針です。ただし、**量産品質・歩留まり、TSV／ハイブリッドボンディングなど実装技術で先行勢に数年の差**があり、立ち上げの難度は高いままです。 **含意**：\*\*HBMの内製と量産品質の確立が“最後の関門”\*\*であり、PR/DTの思想は“帯域とコストの按分最
2か所 / 語句の出現 4回
上はさすがに無理だ」という上限を付けるオプション価値として効いている しかし、彼らも同じ HBM と先端パッケージに依存している以上、真に「安い計算」を実現するには、メモリとパッケージのサプライチェーンを含めた全体のボトルネック解消が必要になる
特にHBMメモリは逼迫している、TSMCの製造能力にも限界がある、CoWoS/SoICのCoWo-Lは殆どNVIDIAが抑えている、Googleはintel EMIBなどの別ルートを模索している段階だ
4か所 / 語句の出現 4回
供給面の最大リスクはHBM（特にHBM4）と先端パッケージ能力です。Rubin向けHBM4はMicron Technologyなどが量産開始を公表している一方で、HBM確保がRubinの供給計画に影響し得るというアナリスト報道もあります。また、先端プロセス（
ード、I/Oや一部機能は成熟ノード」などの異種ノード混在を早期から許容し、パッケージ制約（HBM実装数、基板、CoWoS能力）をボトルネックではなく入力条件として最適化することです。
### リスク要因：HBM4/先端パッケージ/地政学と「カスタムAIチップ」の加速
すべての箇所はページ操作または下記JSONから取得できます。
2か所 / 語句の出現 2回
k陣営は強い需要を持つ一方で、先端半導体量産の経験では既存大手に及びません。そこへ Intel が設計・製造・先端パッケージの側面で加わるのは、Terafab が単なる話題作りではなく、**既存の産業知見を取り込みながら現実の供給網として形にしようとしている**ことを示す材料です。もっとも、Reuters 時点でも完成時期
も広がります。今後もし Terafab が前進するなら、注目すべきなのは半導体メーカーだけではなく、工程材料、先端パッケージ、テスト、熱対策、電源、基板といった周辺企業群になるはずです。これは keynote と公開需給情報からの推論です。 ([Reuters](https://www.reuters.com/world/
36か所 / 語句の出現 53回
、AIサーバーの計算価値の中心そのものだからです。NVIDIA自身も、AIインフラはTSMCのウェハ、HBM、CoWoS、組立・テストを組み合わせて供給しており、最終製品の価値の中心はGPU側にあります。DGX B200でも1台の中心は8基のGPUです。 ([NVIDIA](https://www.nvidia.com
て完成形を決める工程 - **TSMC** = 実際に大量生産できる超高精度な巨大セントラルキッチン - **CoWoS / パッケージ** = 出来上がった料理を、ソースや付け合わせごと最適な一皿に美しく、機能的に盛り付ける工程
## \8. CoWoSはレストランでいうと何か
すべての箇所はページ操作または下記JSONから取得できます。
3か所 / 語句の出現 3回
今の市場は「GPU不足」から「HBM不足」「CoWoS不足」「電力不足」へ注目が移ってきました。次の段階では、**光エンジン不足、レーザー不足、1.6T/3.2Tモジュール不足、テスト装置不足**がテーマ化する可能性があります。
これまでは、AI投資の主役はGPU、HBM、CoWoS、電力でした。しかし、AIクラスターが巨大化するほど、次の詰まりはネットワークになります。そこで、800G、1.6T、3.2T、シリコンフォトニクス、CPO、外部レーザー光源、光エンジンが重要になりま
AIデータセンターの主役は、これまでGPUでした。NVIDIAのGPU、HBM、TSMCのCoWoS、電力、冷却、データセンター建設が注目されてきました。しかし、AIクラスターが巨大化するほど、次のボトルネックは\*\*「計算」ではなく「データ移動」になります。
1か所 / 語句の出現 1回
ではありません。AI単体には欲望も無意識もありません。しかし、AIという現象を成立させるには、GPU、HBM、先端パッケージ、データセンター、電力、冷却、ネットワーク、ストレージが必要です。
6か所 / 語句の出現 9回
Camtekは2026年にAIアプリケーション向けHawkシステムの注文を発表しており、先端パッケージ/HBM/チップレット系の検査需要が実際に装置需要として現れている。([Camtek](https://www.camtek.com/news-and-events/camtek-receives-m
最も見えやすい。HBM4、HBM4E、チップレット、ハイブリッドボンディングが進むほど、Camtek、Onto、Nova、KLAの領域は伸びやすい。
AI/HBM時代に特に重要なのが、**3D計測**である。HBM、チップレット、CoWoS、ハイブリッドボンディングでは、半導体が平面から立体へ進化している。すると、2D画像だけでは不十分で、バンプ高さ、共面性、反り、接合面、TSV、マイクロバンプ、ハイブリッドボンディング面まで見る必要が
すべての箇所はページ操作または下記JSONから取得できます。
1か所 / 語句の出現 1回
NVIDIAでいうなら、GE VernovaやSiemens Energyは、AI電力版のHBMやCoWoSに近い存在です。どの電力会社が勝っても、どのデータセンターが建っても、機器がなければプロジェクトは進みません。
10か所 / 語句の出現 13回
ただし、NVIDIAは供給網の支配力が強い一方で、必要な部材も最も多いです。GPU、HBM、CoWoS、NVSwitch、NIC、DPU、光接続、液冷ラック、電力まで絡むため、どこか一つが詰まるとラック全体の出荷に影響します。
これは、NVIDIAがTSMC、HBM、先端パッケージ、基板、サーバーODM、ネットワーク部品などをかなり先まで押さえていることを示します。単にGPUを売るだけでなく、Vera CPU、Rubin GPU、NVLink、ConnectX、BlueFiel
重要なのは、CPUだけでなくAI ASIC、GPU、ネットワークチップ、HBMベースダイなども同じ先端ノードや先端パッケージを取り合うことです。
すべての箇所はページ操作または下記JSONから取得できます。
9か所 / 語句の出現 19回
して、演算器のすぐ横で働く。 PICは光の配線を作り、EICはそれを電気信号とつなぎ、COUPEはそれらを先端パッケージとして統合する。
COUPEの役割は、光I/Oを「個別企業の特殊実装」から「標準化・共通化された先端パッケージ部品」に近づけることだと見られる。
高性能CPUやGPUでは、ワイヤボンディングではなく、フリップチップ、Cuピラー、マイクロバンプ、ハイブリッドボンディングへ向かう。ここから先は、前工程と後工程の境界領域である。
すべての箇所はページ操作または下記JSONから取得できます。
37か所 / 語句の出現 50回
## \6. TSMC SoICとは何か
TSMC SoICやIntel Foveros Directも、Hybrid Bondingを中核にした3D集積技術である。
DARPA関連資料でも、AMDの3D V-CacheはTSMC SoIC-XのCu-to-Cu Hybrid Bondingを使ってSRAMをCPUコアダイ上に積む量産例として紹介されている。([darpa.mil](https://www.darpa.mil/sites
すべての箇所はページ操作または下記JSONから取得できます。
1か所 / 語句の出現 1回
| | 半導体装置 | 東京エレクトロン、アドバンテスト、ディスコ | GPU/HBM/先端パッケージ投資 |
1か所 / 語句の出現 1回
AI工場が増えるなら、GPUだけでなく、HBM、先端パッケージ、ABF基板、高多層PCB、HVLP/VLP銅箔、コネクタ、液冷部材、電源モジュール、VRM、MLCC、インダクタ、光トランシーバ、CPO、ラック、変圧器、データセンター建設、電力インフラまで需要が広
1か所 / 語句の出現 1回
GPU HBM 先端パッケージ 800G/1.6T光通信 InPレーザー CPO/外部光源 CDN WAF Bot Management ゼロトラスト 電力設備 変圧器 冷却 データセンター建設 ロボティクス基盤 シミュレーション
1か所 / 語句の出現 1回
現状、AIインフラはNVIDIA GPU、TSMC、HBM、CoWoS、電力、冷却、ネットワークに強く依存しています。TeslaもxAIもSpaceXも、将来AIを巨大化させるにはチップが足りません。
1か所 / 語句の出現 1回
現状、AIインフラはNVIDIA GPU、TSMC、HBM、CoWoS、電力、冷却、ネットワークに強く依存しています。TeslaもxAIもSpaceXも、将来AIを巨大化させるにはチップが足りません。
4か所 / 語句の出現 4回
ックスケール設計を支配し、BroadcomやMarvellがネットワークやASICを支え、TSMCが先端製造とCoWoSを担っています。
特にフロンティアモデルの学習では、最先端GPU、HBM、先端パッケージング、データセンターネットワーク、ソフトウェアエコシステムが必要です。この領域では、中国はまだ米国に追いついていません。
MD、Broadcom、Google TPU、AWS Trainium、Microsoft Maia、TSMC先端パッケージング、CUDA、巨大クラウド、資本市場。米国はAIの頭脳を作る力で圧倒的です。
すべての箇所はページ操作または下記JSONから取得できます。
3か所 / 語句の出現 3回
もちろん、これは非常に難しい。半導体製造は、ロケットやEV工場以上に複雑で、EUV、歩留まり、材料、装置、先端パッケージ、HBM、熟練人材が絡む。
AIデータセンターにはGPUが必要だ。GPUにはHBMが必要だ。HBMには先端パッケージが必要だ。先端チップにはTSMC、Samsung、Intelのような製造能力が必要だ。
度が高すぎる。半導体製造は、Musk流の高速反復だけでは突破できない領域も多い。歩留まり、装置、材料、EUV、先端パッケージは、長年の蓄積を必要とする。
5か所 / 語句の出現 6回
## 光、OCS、先端パッケージ、材料
8iと8tの取り違えは、単なる名前のミスではない。HBM、電力、ラック、光、電源部品、先端パッケージの需要予測を根本からズラすミスである。
先端パッケージや基板では、TSMC、ASE、Amkor、Ibiden、Shinko、Unimicron、Ajinomotoが重要になる。TPU/ASICはHBMを載せるため、2.5Dパッケージ、インターポーザ、AB
すべての箇所はページ操作または下記JSONから取得できます。
3か所 / 語句の出現 3回
AIデータセンターにはGPUが必要だ。 GPUにはHBMが必要だ。 HBMには先端パッケージが必要だ。 先端チップにはTSMC、Samsung、Intelのような製造能力が必要だ。
すぎる。 半導体製造は、Musk流の高速反復だけでは突破できない領域も多い。歩留まり、装置、材料、EUV、先端パッケージは、長年の蓄積を必要とする。
ちろん、これは非常に難しい。 半導体製造は、ロケットやEV工場以上に複雑で、EUV、歩留まり、材料、装置、先端パッケージ、HBM、熟練人材が絡む。
4か所 / 語句の出現 6回
ここで注意すべきなのは、HBMや先端パッケージは「AIラック/GPU/XPU/サーバー」の内数であることだ。
特にHBMは、普通のDRAMより増産が難しい。DRAMウェハだけではなく、TSV、積層、ベースダイ、先端パッケージ、テスト、歩留まり、顧客認証が必要になる。HBM3EからHBM4、HBM4Eへ進むほど、ベースダイやパッケージ連携、熱設計も難しくなる。
2026〜2028年は、HBM、CoWoS、先端パッケージ、基板、テスト、光部品が制約になりやすい。特にAI XPV PlatformのようなXPUベースの計算容量が増えると、NVIDIA GPUだけでなく、Broadcom系ASICやGoo
すべての箇所はページ操作または下記JSONから取得できます。
4か所 / 語句の出現 7回
。 - HBMはAI GPUのBOMを大きく左右する高単価部材になっている。 - HBM供給はDRAM、積層、先端パッケージ、冷却、顧客認証が絡むため、単純な増産では解けない。 - AIインフラの性能上限は、GPUだけでなく、記憶帯域と熱設計にも制約される。
AIサーバーの価格が上がる理由は、GPUダイだけではない。HBM、CoWoSや2.5Dパッケージング、基板、電源、冷却、ネットワーク部品が全て高付加価値化している。その中でもHBMは、供給制約と高単価が重なり、AIハードウェアの価格形成に大きく影響する。
に効く | | ベースダイ高度化 | HBM4以降は顧客ごとのロジック設計やGPU側最適化が重くなる | | 先端パッケージング | CoWoS、2.5D、SiP、インターポーザ、先端基板に依存する | | 冷却構造 | HBM5ではiHBM/ICEやHPBのような内蔵冷却が製造難度を上げる | | 顧客認証 | GPU/
すべての箇所はページ操作または下記JSONから取得できます。
1か所 / 語句の出現 1回
SDの長期契約と顧客認証が主導する | | 供給 | 一般DRAM/NAND増産で急に緩む | HBM、積層、先端パッケージ、電力が同時に制約になる | | 需要 | 顧客在庫積み増しで止まる | 推論、RAG、KV cache、主権AIクラウドが常時稼働需要になる |
13か所 / 語句の出現 20回
ただし、これはAI半導体市場にとって悪い話ではありません。 むしろ、供給制約が続くことで、HBM、CoWoS、光通信、電源、冷却、変電設備の価格・利益率・長期契約が強くなりやすい。
このうち短期で最も強いのは、**HBM + CoWoS + 電力**です。
特に主権AI用の独自ASICが増えると、GPU需要を一部代替する一方で、**TSMC先端ノード、HBM、CoWoSを同じように奪い合う**ことになります。つまりASIC化はGPU不足を緩和しても、パッケージとHBM不足を緩和するとは限りません。
すべての箇所はページ操作または下記JSONから取得できます。
20か所 / 語句の出現 29回
この流れの中で重要になるのが、TSMCのCoWoS、その次の選択肢であるCoPoS、そしてそれを支えるガラスコア基板とABFです。
FormFactor、日本マイクロニクス、日本電子材料のプローブカード - KLA、Onto、Camtekの先端パッケージ検査
そのため、CoPoSは「CoWoSの完全代替」ではなく、2030年前後に超大型AIパッケージの一部で使われる可能性のある補完技術と見るべきです。
すべての箇所はページ操作または下記JSONから取得できます。
1か所 / 語句の出現 1回
半導体やスマホ、PCはグローバル価格で動く。AI需要でメモリ、SoC、NAND、電源、基板、光通信、先端パッケージの価格が上がれば、日本にもそのまま波及する。
1か所 / 語句の出現 2回
しかし、供給側の増産はまだ追いつきにくい。HBMは顧客認定、歩留まり、先端パッケージ、TSV、ベースダイ、CoWoS系工程が絡むため、投資してもすぐには増えない。
1か所 / 語句の出現 1回
AI半導体、HBM、DRAM、NAND、先端パッケージ、EDA、半導体製造装置、データセンター、発電、送電、液冷、光通信、クラウド、ロボット。これらはすべて、計算文明圏のインフラである。
3か所 / 語句の出現 3回
場予定、10 ADR＝普通株1株、新株1,779万株を発行する計画と報じられています。資金用途は龍仁工場、清州先端パッケージング、EUV装置などです。([Reuters](https://www.reuters.com/world/asia-pacific/south-koreas-sk-hynix-says-raise-
HBMは単にDRAMチップを作ればよいわけではない。先端パッケージング、TSV、歩留まり、EUV、電力、工場建設、顧客認証がすべて絡む。AIデータセンター需要が続くなら、ここで資金を集めて供給能力を前倒しすることは合理的である。
資金用途は、龍仁の半導体工場、清州の先端パッケージング施設、EUV装置などとされる。いずれもAIメモリの供給能力に直結する投資である。
1か所 / 語句の出現 1回
主権AIは、半導体企業にとって追い風だ。 メモリ、GPU、ASIC、先端パッケージング、製造装置、データセンター、電力インフラには国家予算が流れる。
12か所 / 語句の出現 16回
Hybrid Bondingでは、銅と絶縁膜を直接接合する。 簡単に言えば、上下のチップを「はんだの粒」ではなく、金属配線と絶縁層を直接合わせ込むように接続する。
従来の2.5Dでは、compute dieとHBMをインターポーザ上に横並びで配置する。 HBM内部のDRAMダイは縦積みだが、GPU/ASIC本体とHBMスタックは基本的に横に並ぶ。
カスタムASIC。 XPU。 HBM統合。 3.5Dパッケージ。 Hybrid Bonding。 CPO。 光I/O。 scale-up switch。 Photonic Fabric。 そしてTSMC COUPEのような光電融合パッケージ基盤。
すべての箇所はページ操作または下記JSONから取得できます。
4か所 / 語句の出現 4回
HBM。 先端パッケージ。 光通信。 変圧器。 送電。 電源装置。 液冷。 原子力。 ガス発電。 サイバー防衛。 政府・軍事向けAI。 国内半導体製造。 AIインフラの効率化技術。
GPUが足りない。 HBMが足りない。 CoWoSが足りない。 変圧器が足りない。 液冷が足りない。 電力が足りない。
ガス発電、原子力、対中AI競争、同盟国AI輸出、国内半導体製造が強くなる。 市場はHBM、電力、光、液冷、先端パッケージ、カスタムASICを買いやすい。
すべての箇所はページ操作または下記JSONから取得できます。
1か所 / 語句の出現 1回
AI相場の中心は、OpenAIやAnthropicのモデル性能だけではなく、HBM、DRAM、NAND、先端パッケージ、プローブカード、電力、冷却、ネットワークといった、AIインフラのボトルネック側へかなり移っていた。市場は「次のモデルが出るか」だけではなく、「そのモデルを動かすためのメモリが足りるのか」「設備投資は
1か所 / 語句の出現 1回
メモリ、NAND、MLCC、PMIC、PCB、CCL、先端パッケージ、ファウンドリ、電源、冷却、データセンター、送電。 これらは実需が強い。 だから企業業績には追い風になる。
1か所 / 語句の出現 1回
これまでAI投資は、GPU、HBM、先端パッケージ、光通信、電力に注目が集まりがちでした。しかし、Blackwell以降は、**熱を逃がせなければGPUを並べられない**という局面に入っています。
2か所 / 語句の出現 2回
SK hynixはADS発行で資金を調達し、その資金を国内生産施設、先端パッケージング、EUV露光装置導入に使う方針を示している。報道では、ADS発行規模は最大1,779万株、発行済株式の約2.5%相当、最大調達額は約294億ドルとされている。
入れる。HBMと先端DRAMの供給枠に価値が付く。その状態で米国市場から資金を調達する。そしてEUV、HBM、先端パッケージングに前倒しで投資する。
5か所 / 語句の出現 6回
量NANDを必要としている。SK hynixはHBM首位の地位を保ちながら、NAND、エンタープライズSSD、先端パッケージまで握る方向へ動いている。
2.TW、Wiwynn 6669.TW、Foxconn 2317.TW、Celestica $CLS | | 先端パッケージ・光 | BOE 000725.SZ、Corning $GLW、ASE 3711.TW、Coherent $COHR、Lumentum $LITE | | データセンター設備 | Schneider
と**ガラス基板CPO**を狙っていると報じた。BOEはディスプレイ、ガラス加工の技術蓄積を、AI向け光接続と先端パッケージ領域へ転用しようとしている。([DIGITIMES][5])
すべての箇所はページ操作または下記JSONから取得できます。
18か所 / 語句の出現 22回
そのためIntelのモデルは、Intel FoundryがASIC、SRAM、EMIB、Foveros、テスト、パッケージを担い、HBMはSK hynix、Samsung、Micronなど外部企業と組み合わせる**オープン統合型**である。Samsungのような完全垂直統合ではないが、
ーターには数十GBから数百GBのHBMが搭載される。複数のDRAMダイを積み、TSVで縦に接続し、ベースダイと先端パッケージを使い、GPUやAI ASICのすぐ横へ置く。部品一式の金額として見れば、HBMはGPU原価の中でも非常に目立つ。
載容量の大きいHBMが最大になりやすい。 3. **供給網の支配力**では、ファウンドリー、メモリーメーカー、先端パッケージをまとめられる企業が強くなる。
すべての箇所はページ操作または下記JSONから取得できます。
5か所 / 語句の出現 7回
TSMCのSoICは、CPU上にSRAMをL3キャッシュとして積層した実用例を持つ。SamsungのX-Cubeも、ロジックダイ上にSRAMを積層し、配線距離の短縮と電力効率向上を狙う技術である。([台灣積體電路製造公
対象はSRAM、積層SRAM、先端ロジック、先端パッケージ。
DRAMダイ - TSVによる垂直接続 - ロジックベースダイ - 積層・接合工程 - インターポーザー - CoWoSなどの先端パッケージ - GPUとの電気的接続
すべての箇所はページ操作または下記JSONから取得できます。
22か所 / 語句の出現 26回
Samsung自身も2026年、メモリー、ロジック、ファウンドリー、先端パッケージを横断する「Total AI Solution」を提供できる企業であると説明しています。([Samsung Global Newsroom](https://news.samsung.com/glob
SamsungはHBM、先端パッケージ、ファウンドリーを組み合わせたカスタム・ターンキーサービスを以前から掲げています。([Samsung Semiconductor Global](https://semiconductor.samsu
もう一つは、ASICと複数のHBMを接続する**CoWoSなどの先端パッケージ能力**です。
すべての箇所はページ操作または下記JSONから取得できます。
5か所 / 語句の出現 7回
SRAMブーム」は、単体SRAMメーカーだけの話ではない。TSMCやSamsung Foundryの先端工程、SoICやX-Cubeなどの3D積層、ハイブリッドボンディング、SRAM設計IP、MBIST、半導体テスターへの需要増として現れる。
と、HBM3EではAIアクセラレーターとHBMの間に1000本以上の信号線が必要となり、一般的な基板ではなく、2.5Dパッケージが必要になる。([SemiAnalysis][1])
、分野 | | --- | --- | --- | | 演算器直近 | SRAM、積層SRAM、先端ロジック、先端パッケージ | TSMC、Samsung Foundry、Intel Foundry、EDA、テスト、接合装置 | | 作業用メモリー | HBM、DDR5、RDIMM、LPDDR、CXLメモリー | Sams
すべての箇所はページ操作または下記JSONから取得できます。
1か所 / 語句の出現 1回
けるなら800VDC・液冷。** > **Rubin Ultraの総出荷に賭けるならFC-BGA・HBM・先端パッケージ。**
1か所 / 語句の出現 1回
に賭けるなら800VDC・液冷。** > **Rubin Ultraの総出荷に賭けるならFC-BGA・HBM・先端パッケージ。**
1か所 / 語句の出現 1回
TSMCのCOUPEは、シリコンフォトニクスチップと電気制御チップをSoICで3D積層し、HPCチップとco-packageする製造・実装基盤です。
1か所 / 語句の出現 1回
TSMCのCOUPEは、シリコンフォトニクスチップと電気制御チップをSoICで3D積層し、HPCチップとco-packageする製造・実装基盤です。
3か所 / 語句の出現 4回
**レチクル限界、Die-to-Die PHY、Hybrid Bonding、TSVから、3D V-Cache、Foveros Direct、SoIC**
そのために、シリコンインターポーザー、マイクロバンプ、Hybrid Bonding、Die-to-Die PHY、UCIeといった技術が必要になる。
- ダイ間通信の消費電力 - 通信遅延 - 先端パッケージ費用 - 接合不良 - 熱密度 - テストの複雑化 - ソフトウェアから見た距離差
4か所 / 語句の出現 5回
- 高密度パッケージ - シリコンインターポーザー - シリコンブリッジ - マイクロバンプ - Hybrid Bonding - Die-to-Die PHY - UCIeなどの通信規格
最先端ノードで高性能な演算チップレットを製造し、それらを先端パッケージ上で統合することで、巨大なAIシステムを構築する。
一方、チップレットと先端パッケージは、1回の露光フィールドを超えるシステムを作れるようにする。
すべての箇所はページ操作または下記JSONから取得できます。
9か所 / 語句の出現 18回
善、製造ノードの使い分け、設計再利用、製品展開の柔軟性が主な利点である。 - 一方で、ダイ間通信の遅延と電力、先端パッケージ費用、熱、テスト、完成品歩留まりが課題になる。 - **SoC**はシステム機能、**SiP**はパッケージ全体、**MCM**は複数ダイ構造、**チップレット**は機能分割と再統合の設計思想を表す。
微細な有機基板 - シリコンインターポーザー - シリコンブリッジ - 高密度RDL - マイクロバンプ - Hybrid Bonding - TSV
**レチクル限界、Die-to-Die PHY、Hybrid Bonding、TSVから、3D V-Cache、Foveros Direct、SoIC**
すべての箇所はページ操作または下記JSONから取得できます。
39か所 / 語句の出現 51回
EMIBでは局所的なブリッジだけを使うため、パッケージ基板を通じた電源供給の自由度を残しやすい。
## 2D、2.5D、3Dとは何か
シリコンインターポーザー型の2.5Dパッケージが適する。
すべての箇所はページ操作または下記JSONから取得できます。
16か所 / 語句の出現 17回
## 2.5Dパッケージでのマイクロバンプ
公開した微細RDL向け設計基盤では、20µmピッチのマイクロバンプが提供されている。一方、さらに細かな領域ではHybrid Bondingが有力になる。([imec](https://www.imec-int.com/en/press/nanoic-opens-access-first-ever-fine-pitch-rdl-and-d
マイクロバンプには微細化の限界があるため、高密度な3D積層では**Hybrid Bonding**への移行が進んでいる。
すべての箇所はページ操作または下記JSONから取得できます。
2か所 / 語句の出現 2回
第二に、CerebrasはHBMや先端パッケージングの供給制約を受けにくい。
層すれば配線距離は縮まるが、演算面の真上をメモリーが覆うため、現在の冷却経路を塞ぐ可能性がある。ウェハー全面のHybrid Bonding、Known Good Die、修理性、熱密度という未解決問題も生じる。
57か所 / 語句の出現 68回
Hybrid Bondingでは、上下の銅配線を短いCu-to-Cu接合で直接接続できる。
次回は、Hybrid Bondingと組み合わせて使われる、シリコン内部の垂直配線である**TSV**を解説する。
TSMCはSoICについて、sub-10µmからの接合ピッチ、短いDie-to-Die接続によって、帯域、電力、電源品質、信号品質、遅延を改善できるとしている。([3DFabric](https://3dfabric.
すべての箇所はページ操作または下記JSONから取得できます。
8か所 / 語句の出現 8回
将来XBMが微細ピッチのHybrid Bondingを採用する可能性はある。
両方が例示され、ダイ薄化や両面インターコネクトが記載されている。しかし、将来の商用品が特定のCu-to-Cu Hybrid Bonding方式を必ず採用すると確定しているわけではない。
Hybrid Bondingは、
すべての箇所はページ操作または下記JSONから取得できます。
1か所 / 語句の出現 2回
下記のマガジンと記事では、チップレット、2.5D・3Dパッケージ、マイクロバンプ、Hybrid Bonding、TSV、Die-to-Die PHY、UCIe、Logic Folding、HBM、XBMを順に見てきた。
11か所 / 語句の出現 12回
次回は、TSV、マイクロバンプ、Hybrid Bondingなどの物理接続を通して、実際にデータを送受信する**Die-to-Die PHY**を解説する。
> Hybrid Bondingは接合面をつなぎ、TSVはダイの厚みを貫通する
前回は、銅パッドと誘電体を直接接合する**Hybrid Bonding**について解説した。
すべての箇所はページ操作または下記JSONから取得できます。
11か所 / 語句の出現 12回
XBMはHybrid Bondingそのものではなく、メモリ全体のアーキテクチャである。
## XBMはHybrid Bondingを使うのか
XBMとはHybrid Bondingを使ったHBMである
すべての箇所はページ操作または下記JSONから取得できます。
14か所 / 語句の出現 17回
Hybrid Bondingを使った3D積層では、接続をダイの外周だけでなく、接合面全体へ配置できる。
TSV、マイクロバンプ、Hybrid Bonding、シリコンインターポーザーは、いずれもチップレット間に電気的な経路を作る技術である。
ただし、Hybrid Bondingを使っても、
すべての箇所はページ操作または下記JSONから取得できます。
13か所 / 語句の出現 16回
・低コストな2D接続向けである。 - **UCIe-A**は、インターポーザーやブリッジを使う短距離・高密度な2.5D接続向けである。 - **UCIe-3D**は、Hybrid Bondingを使う垂直方向の超高密度接続向けである。 - UCIe 2.0で3DとSiP管理・DFxが追加され、UCIe 3.0ではUC
- シリコンインターポーザー - シリコンブリッジ - 微細RDL - ファンアウト - 2.5Dパッケージ
Hybrid Bondingは接合技術である。
すべての箇所はページ操作または下記JSONから取得できます。
69か所 / 語句の出現 114回
この構成が**EMIB 3.5D**である。
Hybrid Bondingで接合したダイを、損傷なく剥がして交換することは極めて難しい。
ALU、レジスターファイル、スケジューラー、キャッシュ、NoCをどの層へ配置するのか、なぜHybrid Bondingと裏面電源が必要になるのか、そして将来のAIチップが「パッケージ全体で1台のコンピューター」になる過程を見ていく。
すべての箇所はページ操作または下記JSONから取得できます。
35か所 / 語句の出現 54回
TSMCのCOUPEは、電気制御ダイをフォトニックダイへSoIC-Xで積層し、両者の電気的な接続を短縮する構想である。TSMCの2025年年次報告では、3nm SoIC積層が2025年に量産へ入り、SoIC CoWを使うCOUPEは2026年の量産を目標としている
UCIe 2.0で3Dパッケージ対応が追加され、Hybrid Bonding向けに、10～25µm級から1µm以下までの接続ピッチへ対応する拡張性が示された。([UCIe Consortium](https://www.uciexpress.org/specification
acheでは、CPUの近くへ大容量SRAMを置くためにキャッシュダイを積層する。Foveros DirectとSoICでは、異なるアクティブダイをHybrid Bondingで接合する。CoWoSでは、ロジックダイとHBMを巨大な2.5Dパッケージへ統合する。
すべての箇所はページ操作または下記JSONから取得できます。
4か所 / 語句の出現 4回
- HBMの積層・先端パッケージング - 次世代製品の研究開発 - 大学との共同研究 - 米国人の雇用 - 米国内顧客への供給
> AIモデル企業 > ↓ > GPU・カスタムASIC企業 > ↓ > HBM・先端パッケージ企業 > ↓ > 工場・電力・資本
第二に、HBM4、次世代HBM、カスタムASIC、先端パッケージングなど具体的な製品・技術が示されたか。
すべての箇所はページ操作または下記JSONから取得できます。
7か所 / 語句の出現 7回
第四に、CoWoSがある。
- HBM専任組織 - 顧客別共同開発 - 熱・電力最適化 - 先端パッケージ - ファウンドリとの統合
DRAM - HBM - NAND - eSSD - ファウンドリ - GAA - ロジックベースダイ - 先端パッケージ - OLED - スマートフォン - テレビ - 家電 - MLCC - FCBGA - シリコンキャパシタ - カメラモジュール
すべての箇所はページ操作または下記JSONから取得できます。
11か所 / 語句の出現 13回
> HBM > ＋ロジック半導体の製造 > ＋先端パッケージ
ロジックを製造する > ↓ > SamsungがHBMを供給する > ↓ > Samsungの先端パッケージで統合する
Samsungは、Broadcomとの協力をHBMだけでなく、2nm以下のファウンドリと先端パッケージへ広げることで、AI半導体の総合供給者として再評価される可能性を持つ。
すべての箇所はページ操作または下記JSONから取得できます。
3か所 / 語句の出現 3回
最新GPU、HBM、先端パッケージ、光ネットワーク、変圧器、発電設備、冷却設備、データセンター用地まで、複数の供給制約が同時に発生している。
GPU、HBM、先端パッケージ、ネットワーク、電力設備のすべてが不足し、数量増加と価格上昇が同時に起きる。
現在はGPU、HBM、先端パッケージ、光通信、電力設備が足りない。そのため、半導体メーカーやAIDC関連企業が高い価格と利益率を享受している。
1か所 / 語句の出現 1回
- 複数枚のダイを積層する - TSV形成が必要 - ベースダイを使用する - 高度な検査と選別が必要 - 先端パッケージング工程を必要とする
1か所 / 語句の出現 1回
HBMは通常のDRAMより製造工程が複雑で、多数のDRAMダイ、先端パッケージ、検査能力を消費する。メモリメーカーが高収益のHBMへ生産能力を振り向ければ、通常のDRAM供給も引き締まる。
1か所 / 語句の出現 1回
- GPU - HBM - 先端パッケージ - 高速ネットワーク - 光通信 - 電力設備
2か所 / 語句の出現 2回
- 中国向けNVIDIA売上 - HBM輸出 - 先端パッケージ - 半導体製造装置 - 第三国クラウド - 中国企業向け海外データセンター
第三国のデータセンター - クラウド経由の遠隔利用 - 仲介企業 - GPUの位置・利用者確認 - HBMと先端パッケージ - モデル蒸留用の大量APIアクセス
5か所 / 語句の出現 6回
- TSMCの先端ウェハー - HBM - 先端パッケージ - ABF基板 - 高多層PCB - 光レーザー - トランシーバー - 液冷 - 変圧器 - 発電・送電設備
TSMC、CoWoS、ASE、Foxconn、Quanta、Wistron、Wiwynnが、ロジック、先端パッケージ、AIサーバー、ラックを支える。
- 十分なAscend供給 - 国産HBM・DRAM - 安定した先端パッケージ - CANNとvLLM-Ascendの成熟 - 低価格な電力・冷却設備 - 融資と保守
すべての箇所はページ操作または下記JSONから取得できます。
1か所 / 語句の出現 1回
| 中 | | 台湾 | TSMC | 2330 | COUPE、CoWoS、CPO | S | 低 | | 台湾 | ASE | 3711／ASX | CPOパッケージ | S | 低 | |
3か所 / 語句の出現 3回
変化を小さく見積もることになる。現在のLTAが配分しているのは製品だけではない。将来のウェハー投入、工程時間、先端パッケージ、テスト能力、世代移行の優先順位である。
設費、人件費、材料費が上がっている。さらに、HBMは通常DRAMより多くの良品ダイ、TSV、積層、接合、検査、先端パッケージを必要とする。
先端パッケージ
159か所 / 語句の出現 194回
TSMC Wafer + TSMC CoWoS
## 第28章 TSMCの「準EMIB」
EMIB-Tが伸びてもT-glassが足りなければ基板を作れない。
すべての箇所はページ操作または下記JSONから取得できます。
132か所 / 語句の出現 158回
## 第5章 CoWoSとの違い
**「EMIB-T vs 巨大Si Interposer」だけではなく、「EMIB-T vs CoWoS-L」**
EMIB-Tでは、
すべての箇所はページ操作または下記JSONから取得できます。
8か所 / 語句の出現 10回
Broadcomは2026年2月、2.5DとFace-to-Face 3D stackingを組み合わせた3.5D XDSiPによる2nm custom compute SoCの出荷開始を発表した。XDSiPは6,000平方mm超のsilic
MoE、KVキャッシュ、HBM、3D実装、Optical Fabricが変える次世代AIインフラ
非常に近い距離 SRAM ↓ HBM ↓ 3D / SoIC / UCIe / package wiring ↓
すべての箇所はページ操作または下記JSONから取得できます。
15か所 / 語句の出現 17回
Power、2025年production | | HBM4 | Samsung/Micron量産 | | CoWoS | 大量生産、さらに大型化中 | | Switch CPO | Broadcom/NVIDIAで量産 | | LogicFolding | Huawei初採用製品を2026年秋予定 | | XPU
逆にTSMC最先端process、巨大CoWoS、HBM4を使えるNVIDIAやAMDは、より多くをLocal packageへ閉じ込めることができる。
SoIC/CoWoSはmulti-die Locality。
すべての箇所はページ操作または下記JSONから取得できます。
7か所 / 語句の出現 8回
TSMCは現在5.5-reticle CoWoSを生産中で、2028年には14-reticle sizeへ拡大し、約10個の大型compute dieと20 HBM stackを統合する計画を示している。
CoWoS。
SoIC。
すべての箇所はページ操作または下記JSONから取得できます。
2か所 / 語句の出現 3回
従来のCoWoS/2.5D/3Dパッケージ技術を、光へ拡張する企業
とすることで電気配線を短くし、将来的にCoWoSと統合してCPOへ持っていく技術である。 (TSMC Research)
19か所 / 語句の出現 19回
TSMCは2026年4月時点で14-reticle級CoWoSを2028年量産予定とし、約10個の大型compute dieと最大20個のHBM stackを統合できる構想を示している。さらに14-reticle超の構造も2029年を視野に入れている。 (TSM
がhybrid bondingへ向かうと急激にcontentが増える。
Besi＝Hybrid Bonding高β。
すべての箇所はページ操作または下記JSONから取得できます。
1か所 / 語句の出現 1回
AI半導体というと、GPU、HBM、先端パッケージング、光通信に目が向きやすい。
4か所 / 語句の出現 4回
さらに完成したHBMがあってもGPUと一緒にCoWoSへ載せられなければAI acceleratorにはならない。
さらにBase Dieだけでなく、TSMCのCoWoSとSK hynix HBMの統合まで共同最適化している。(SK hynix Newsroom)
TSMC CoWoS ↓
すべての箇所はページ操作または下記JSONから取得できます。
20か所 / 語句の出現 21回
だから16Hi時代になるほどHybrid Bondingの重要性が高まります。
0mm wafer向けpermanent bonding systemで、fusion bondingとCu hybrid bondingの双方に対応しています。
SoICはwafer-level 3D stacking platformで、Chip-on-WaferだけでなくWafer-on-Waferも提供しています。sub-10μm bond pitchを利用し、
すべての箇所はページ操作または下記JSONから取得できます。
8か所 / 語句の出現 10回
> **限られたlogic wafer、HBM wafer、CoWoS、電力、ネットワークから、最も多くの有効tokenを作れるAI Factoryを構築できるか**
## 32．CoWoSが空いていてもlogic waferがなければ何も作れない
PUそのものを一から設計するという話ではない。SemiAnalysisがAMDの候補理由として挙げたのは、**先端パッケージ、SoICを使った3D実装、そしてCPU IP**だった。Googleとその顧客が、強化学習などCPU負荷の大きい処理のため、TPUとCPU coreを同一パッケージへ近づけようとしているとの観測であ
すべての箇所はページ操作または下記JSONから取得できます。
1か所 / 語句の出現 1回
HBM 先端ロジック 先端パッケージ 光通信 電力 液冷
1か所 / 語句の出現 1回
先端パッケージ。
1か所 / 語句の出現 1回
AIチップと先端パッケージの中心は依然として台湾である。([Reuters](https://www.reuters.com/world/asia-pacific/tsmc-expects-strong-multi-year-
3か所 / 語句の出現 3回
**先端パッケージング・ヘテロ集積化**
TSV Wafer Thinning Bonder / Debonder MR-MUF Hybrid Bonding Wafer Test Final Test
**Hybrid Bonding**
5か所 / 語句の出現 5回
hybrid bonding、
**3D Memory/Hybrid Bonding需要**
同社は2026Q2に、HBM、CoWoS、3nmが供給制約下にある一方、自社はこれらを回避でき、TSMC wafer supplyも確保したと説明している。([Cerebras](https://investors.cerebras.ai/
すべての箇所はページ操作または下記JSONから取得できます。
4か所 / 語句の出現 4回
CoWoS不足。
TELもAIサーバー向け先端Logic、DRAM、HBM、先端パッケージ投資を中長期の成長ドライバーとしている。([Tel](https://www.tel.com/ir/irta3a00000006g5-att/fy26q3presentations-e.pdf?utm
AI半導体、HBM、先端パッケージ、データセンター。
すべての箇所はページ操作または下記JSONから取得できます。
11か所 / 語句の出現 11回
添付資料が示すように、CerebrasはHBMを使わず、HBM/CoWoS/3nmの制約を避ける一方、ほぼwafer-sizeのlogic siliconを投入する。
### CoWoS equivalent
では独自Base Dieだったが、HBM4からTSMC advanced logic processを採用し、CoWoS integrationまで共同最適化する。([SK hynix Newsroom](https://news.skhynix.com/en/sk-hynix-partners-with-tsmc-t
すべての箇所はページ操作または下記JSONから取得できます。
4か所 / 語句の出現 4回
さらに2.3D/2.5D advanced packagingまで対象に含まれている。
さらに2.3D/2.5D packagingまで取る。
it、そしてSamsungとBroadcomが発表した5年間・2,000億ドル超規模のHBM・ファウンドリー・先端パッケージ協力MOUを重ねると、さらに大きな構図が見えてくる。
すべての箇所はページ操作または下記JSONから取得できます。
1か所 / 語句の出現 1回
BroadcomはHBM PHY、2.5D/3D Packaging、Network I/O、Custom XPUを自社で統合できるためCustom ASIC拡大自体は追い風です。一方NVLink Fusion＋NVHBMがCustom XP
3か所 / 語句の出現 3回
**HPC需要** **N3** **CoWoS** **AI accelerator生産**
**YoY** **3か月平均** **HPC成長との整合性** **N3/N2稼働** **CoWoS関連コメント**
**HBM4/HBM4E** **CoWoS** **N3/N2** **DRAM ASP** **NAND ASP** **AI server demand** **2027年CAPEX**
1か所 / 語句の出現 1回
AI半導体というと、NVIDIAのGPU、HBM、TSMCの先端プロセスやCoWoSに目が向きやすい。
1か所 / 語句の出現 1回
Packageを大きくするとCoWoSが必要になる。
3か所 / 語句の出現 3回
ただしGPUと違ってHBMや巨大CoWoS Packageが必須ではない。
CoWoS――Chip-on-Wafer-on-Substrate。 GPU/XPUとHBMを高密度接続するTSMCの先端Packaging技術。
**HBM/CoWoS需要**
16か所 / 語句の出現 17回
H．EMIB-T歩留まり感応度
EMIB-TのTはT Glassではない。
EMIB-Tが大型化する。
すべての箇所はページ操作または下記JSONから取得できます。
4か所 / 語句の出現 4回
OpenAI自身も200G/400G SerDes、HBM、2.5D/3D Package、Interposer、SubstrateへEngineerを配置している。(OpenAI)
Teradyneは、2.5D/3D、HBM、Chipletによって、従来のATE Testを通過しただけでは不十分になり、Power Delivery、Thermal、HBM/TSV/Package Interconnect、F
2.5D / 3D / Silicon Photonics Package
すべての箇所はページ操作または下記JSONから取得できます。
1か所 / 語句の出現 1回
TSMCHPC比率、3DFabric/CoWoS ecosystem (台湾半導体製造股份有限公司)
2か所 / 語句の出現 3回
IntelのEMIB-Tは将来HBM向けpower deliveryまで想定され、EMIB 3.5Dではcompute、I/O、memoryなど異なるchipletを組み合わせられる。(Intel Newsroom)
ここへIntel 14A、EMIB、Foverosが入れば非常に面白い。
5か所 / 語句の出現 6回
Hybrid Bonding
は、この構造変化をTTTの基本から説明し、最後に2026～2030年、2030～2035年のメモリ、ロジック、先端パッケージ、Hybrid Bonding、テスト、光接続まで同じモデルに載せて計算してみます。
TSMC自身も2028年に14-reticle CoWoSで約10個の大型compute dieと20 HBM stacksを統合し、2029年には14 reticle超へ拡大するroadmapを示しています。(TSMC)
すべての箇所はページ操作または下記JSONから取得できます。
6か所 / 語句の出現 6回
Hybrid Bonding pitchを縮める。
これがHybrid Bondingである。
Hybrid Bondingを使い、
すべての箇所はページ操作または下記JSONから取得できます。
1か所 / 語句の出現 1回
AI半導体の話になると、GPU、HBM、先端パッケージ、光通信が主役になりやすい。