HBMは本当に最も高価なメモリーなのか

HBMは本当に最も高価なメモリーなのか

レジスタ、SRAM、HBM、DRAMを1bit当たりと製品総額の両方から読む

AI半導体の価格を見ていると、HBMは特別に高価なメモリーに見える。

実際、AIアクセラレーターには数十GBから数百GBのHBMが搭載される。複数のDRAMダイを積み、TSVで縦に接続し、ベースダイと先端パッケージを使い、GPUやAI ASICのすぐ横へ置く。部品一式の金額として見れば、HBMはGPU原価の中でも非常に目立つ。

しかし、同じ1GBを保存する費用で比べると、最も高価なのはHBMではない。

大まかな序列は次のようになる。

> レジスタ ＞ オンチップSRAM ＞ HBM ＞ DDR / LPDDR ＞ NAND

この順番が意外に見えるのは、「部品一式の価格」と「1bit当たりの価格」を混同しやすいからである。HBMは請求書上で大きく見える。一方、SRAMとレジスタはロジックダイの中に埋め込まれ、GPUやAI ASICのダイ価格として隠れている。

この記事では、メモリーの高価さを四つの視点に分ける。

1. 1GB当たりの価格 2. AIアクセラレーター1個あたりの総額 3. ラック全体での総額 4. そのメモリーを誰が製造し、どの企業が供給網を握るのか

1. 「高価」には三つの意味がある

メモリー価格を比較するときは、最低でも三つの意味を分ける必要がある。

同じ1GBを保存するなら、レジスタとSRAMは圧倒的に高い。理由は単純で、先端ロジック上のトランジスタと配線を大量に使うからである。

一方、HBMは1スタックで24GB、36GBなどの大容量を持ち、複数スタックをGPUの周囲へ搭載する。そのため、1GB当たりではSRAMより安くても、搭載容量が大きいため部品総額では非常に高くなる。

つまり、次の見方が必要になる。

> SRAMとレジスタは、1bitが高い。HBMは、たくさん載せるから総額が高い。

2. 実際の価格帯を並べる

価格は世代、顧客、契約時期、数量によって大きく変わる。特にHBMの契約価格と、オンチップSRAM、レジスタの原価は公開されない。したがって、公開されているBOM推計、契約価格、セル面積、ウェハー価格を使った概算で見る必要がある。

この表のSRAMとレジスタは、市場で1GB部品として購入できる製品価格ではない。同じ1GBを先端ロジック上へ実装した場合の製造コスト、歩留まり負担、機会費用の換算値である。

3. HBMの実価格はどれくらいか

SemiAnalysisは、H100に使われる80GBのHBMについて、NVIDIAの調達費を約1,150ドルと推計していた。(SemiAnalysis)

1GB当たりでは、次の計算になる。

1,150ドル ÷ 80GB = 約14.4ドル / GB

別の推計でもHBM3は約15ドル / GBとされている。2026年にはHBM3Eの一部供給価格を約20％引き上げる動きも報じられているため、世代や契約によっては15から20ドル / GB程度、HBM4ではさらに高くなる可能性がある。MicronのHBM3Eは1スタック当たり24GBまたは36GBで、1.2TB/sを超える帯域を持つ。(Micron Technology)

仮に1GB当たり15から20ドルで置くと、容量別のHBM単体額は次のようになる。

実際には世代、選別グレード、ベースダイ、顧客契約、パッケージ費用が異なるため、これは単純な容量換算である。それでも、数百GBを搭載すれば、HBMの合計額が数千ドルになる理由は分かる。

4. HBMは通常DRAMより何倍高いのか

通常時のHBMは、一般的なDDR5より1GB当たり数倍高い。SemiAnalysisは、HBMを標準DDR5の3倍以上、LPDDRをHBMの約5分の1のコストと説明している。(SemiAnalysis)

ただし2025年後半から2026年にかけては、通常DRAMの供給不足が極端に進んだ。TrendForceはDDR5の価格例として0.65ドル / Gbを示している。1バイトは8bitなので、単純換算では次のようになる。(TrendForce)

0.65ドル × 8 = 5.20ドル / GB

さらにSemiAnalysisの2026年システム原価モデルでは、LPDDRの大口調達価格が約6.77から10.63ドル / GBとされている。(SemiAnalysis)

現在はDRAM価格が急騰したため、特定の契約ではDDR、LPDDRとHBMの価格差がかなり縮小している。これは恒久的な技術コストの逆転というより、供給不足による市況の影響である。

5. SRAMを1GB作ると、どれだけ大きくなるのか

TSMCが公表した5nm高密度SRAMセルは、1bit当たり0.021平方マイクロメートルである。(TSMC Research)

1GBは約85.9億bitなので、セルだけでも次の面積を必要とする。

85.9億bit × 0.021平方マイクロメートル = 約180平方ミリメートル

しかし実際のSRAMには、ワード線、ビット線、デコーダー、センスアンプ、書き込み回路、ECC、冗長セル、電源回路、クロック、制御回路が必要になる。

SRAMセル配列が全体の55から70％を占めると仮定すると、1GBのSRAMマクロ全体は約258から328平方ミリメートルになる。これは、SRAMだけで大型CPUやGPUに匹敵する面積を使うということである。

業界推計では、TSMCのN5ウェハーはおよそ1万6,000から1万7,000ドルとされてきた。(SemiAnalysis)

300mmウェハーの面積とエッジロスを考慮し、欠陥による歩留まり低下、テスト、選別、設計費、冗長領域、高速化、多ポート化を加えると、単純な高密度SRAMでも1GB当たり100から200ドル前後の等価コストになり得る。

さらに巨大なAIロジックダイの一部として実装する場合、SRAMは演算器を置ける面積を奪い、ダイ全体の歩留まりも悪化させる。その機会費用まで考えると、100から300ドル / GB程度と見るのが妥当な範囲になる。

したがってHBMが15から20ドル / GBなら、オンチップSRAMは同容量当たりでHBMの5から20倍程度高くなり得る。

6. なぜレジスタはSRAMよりさらに高価なのか

一般的な高密度SRAMは、1bitを6トランジスタで保持する6Tセルを使う。レジスタにはフリップフロップや、高速な多ポート・レジスタファイルが使われる。TSMCが公表した5nmの2ポート・レジスタファイルの例では、1bit当たり16トランジスタのセルを使っている。(TSMC Research)

単純なトランジスタ数だけでも、次の差がある。

16T ÷ 6T = 約2.7倍

実際には、レジスタファイルには複数の読み出しポート、複数の書き込みポート、バイパス回路、高速クロック配線、大電流ドライバー、多数の演算器へ向かう広い配線が必要になる。そのため、1bit当たりの面積は通常のSRAMの2から5倍以上になることがある。

SRAMの等価コストを100から300ドル / GBとすれば、レジスタファイルを1GB相当まで拡張した場合、数百ドルから1,000ドル / GBを超える可能性がある。

ただし現実には、1GBのレジスタファイルは面積、電力、配線、ポート数の面で成立しにくい。この数字は製品価格ではなく、なぜレジスタを数十MB以下に抑える必要があるかを示す換算値である。

7. なぜHBMが一番高く見えるのか

レジスタとSRAMは、GPUダイの価格に埋め込まれている。購入者が見る請求書には、GPUロジックダイ、HBM、先端パッケージの費用が表れるかもしれない。しかし、レジスタ、L2 SRAM、スクラッチパッドの単独価格は通常見えない。

一方HBMは、24GBや36GBのスタックを4個、6個、8個と搭載する。MicronのHBM3Eは24GBまたは36GB、HBM4も36GBの12層構成を持つ。(Micron Technology)

そのため、1GB当たりではSRAMより安くても、搭載容量が数百倍大きいので総額ではHBMが最大になりやすい。

ここで、価格の逆転が起きる。

8. SRAMを増やすと、AIチップの価格はどれくらい上がるか

600平方ミリメートルの大型AI ASICを例に考える。TSMC N5の高密度SRAMセルと、周辺回路を含む60％程度の配列効率を仮定すると、追加面積は概ね次のようになる。

ウェハー価格を1万7,000ドル、欠陥密度を0.1個 / cm2とした簡易的な歩留まりモデルでは、600平方ミリメートルのダイ原価を基準として次のようになる。

これは設計費、パッケージ、テスト、マージンを含まない説明用の試算である。実際の歩留まりは工程、設計、冗長性、欠陥密度によって大きく異なる。それでも、SRAMを1GB増やすだけで、ダイ面積は約50％増え、良品ロジックダイ原価が倍以上になる可能性があることは分かる。

9. それでもSRAMを増やす理由

SRAMはDRAM容量を同じだけ置き換えるために使うのではない。例えば256MBのSRAMを追加しても、256GBのHBMやDRAMが不要になるわけではない。

目的は、頻繁に使うデータを演算器の近くへ残し、次のような効果を得ることにある。

少量の高価なSRAMを追加
  ↓
HBMアクセス回数を削減
  ↓
必要帯域と消費電力を削減
  ↓
演算器の稼働率を向上

チップ原価が20％上昇しても、推論性能が30％向上し、必要なGPU台数を減らせるなら、データセンター全体では安くなる可能性がある。ここでは「GB当たりの安さ」ではなく、1ドル当たり何トークン処理できるかが重要になる。

10. 3D積層SRAMなら安くなるのか

SRAMをロジックダイ上へ直接増設すると、計算ダイ全体が大型化し、歩留まりが悪化する。そこで、上層にSRAMキャッシュダイ、下層に演算ロジックダイを置く3D積層が検討される。

上層: SRAMキャッシュダイ
  ↕
下層: 演算ロジックダイ

別の小型SRAMダイとして製造すれば、巨大な演算ダイをさらに拡大する必要はない。しかし、SRAMダイの製造費、ハイブリッドボンディング、Known Good Dieの選別、積層後テスト、熱設計、パッケージ歩留まりが追加される。

3D積層は、SRAMをHBM並みに安くする技術ではない。巨大な単一ダイにSRAMを追加するより、経済的に容量を増やしやすくする技術である。SRAMのスケーリングは5nm以降停滞しており、3nmや2nmへ移ってもロジックほど面積が縮まらないことが、積層化を促す一因になっている。(SemiAnalysis)

11. AIアクセラレーター1個で見ると、価格は逆転する

ここからは、SRAMとHBMの総額を比べるために、比較用AIアクセラレーターを置く。

256MBのオンチップメモリーはMetaのMTIA、192GBのHBMはGoogle TPU7x、72台構成はMetaのラック設計を参考にした比較用モデルである。同一製品の仕様ではなく、SRAMとHBMの経済性を比較するための仮想モデルである。MetaのMTIAは256MBのオンチップメモリーと128GBのLPDDR5を備え、最大72基をラックへ搭載する構成を公開している。(Meta)

1GB当たりの概算を、SRAMは150から300ドル、HBMは10から15ドルと置くと、次のようになる。

ここで逆転が起きる。1GB当たりではSRAMが10から30倍高いのに、アクセラレーター1個の総額ではHBMが26から77倍大きい。理由は、HBM搭載量がSRAMの768倍あるためである。

12. ラック全体ではどうなるか

同じ構成を72基ラックへ広げる。

比率はアクセラレーター単体と大きく変わらない。各アクセラレーターに同じ比率でSRAMとHBMが載るためである。

この比較から分かるのは、SRAMとHBMの高価さは別の次元にあるということだ。

> SRAMは、少量でも非常に高価な高速メモリー。HBMは、1bit当たりではSRAMより安いが、数百GB単位で搭載するため総額が巨大になるメモリー。

13. HBM総額にはさらに費用が加わる

上のHBM総額は、単純な容量単価の比較である。実際のAIアクセラレーターでは、HBMの費用に加えて、次の要素が必要になる。

したがって、AIアクセラレーターの請求書上では、HBMはさらに大きな存在になる。1bit当たりの単価ではSRAMほど高くなくても、AIシステムのBOMではHBMと先端パッケージが最も目立つ。

14. SRAMは「メモリー御三家」だけが作るものではない

ここで供給網の話へ移る。AI半導体のSRAMを理解するとき、最初に整理すべきことは、SRAMとDRAM / HBM / NANDでは製造の位置づけが異なるという点である。

DRAM、HBM、NANDは、Samsung Electronics、SK hynix、Micronなどが独立したメモリーダイとして大量生産する。一方、AI ASICで使われるSRAMの大部分は、演算器や制御回路と同じロジックダイに埋め込まれた「組み込みSRAM」である。

したがってAI ASIC内部のSRAMは、メモリー御三家だけではなく、そのASICを製造するファウンドリーがロジック回路と一緒に作る。

例えば、あるAI企業が独自ASICをTSMCの2nm工程で製造する場合、そのチップに含まれる行列演算器、レジスタ、L1 / L2キャッシュ、スクラッチパッド、SRAMバッファ、HBMコントローラー、高速通信回路は、すべてTSMCの同じロジック工程で製造される。TSMCは2nmナノシート工程で、0.021平方マイクロメートルの高密度SRAMセルと、38.1Mb / mm2のSRAMマクロを公表している。(TSMC Research)

同じことはSamsung FoundryとIntel Foundryにも当てはまる。Samsungは3nm GAA工程で、SRAMを構成する各トランジスタのチャネル幅を調整し、読み出し安定性、書き込み性能、低電圧動作を最適化する技術を説明している。Intelも18A工程で0.021平方マイクロメートルの高密度6T SRAMを実証し、18A-Pでは低動作電圧向けSRAMをAIアクセラレーターやCPU、GPUへ統合する方針を示している。(Samsung Semiconductor Global) (Intel)

先端AI ASICのSRAM製造企業は主に、TSMC、Samsung Foundry、Intel Foundryである。成熟工程まで広げれば、UMCなどのファウンドリーも組み込みSRAMや特殊メモリーを提供している。(UMC)

15. TSMC逼迫がSamsungとIntelに開く第二供給網

AI ASICの供給制約には、大きく二つある。

1. 2nm、3nm、4nmなどの先端ロジックウェハー能力 2. ASICと複数のHBMを接続するCoWoSなどの先端パッケージ能力

2026年3月にはBroadcom関係者が、TSMCの製造能力をAI半導体供給のボトルネックとして挙げ、従来はほぼ無限に見えたTSMCの能力でも需要を吸収できなくなっていると報じられた。TSMC自身も能力増強を進めているが、TrendForceはCoWoS供給不足率が縮小しながらも需給ギャップが残るとの見方を伝えている。(Reuters) (Reuters) (TrendForce)

この状況では、AI企業にとって「最も高性能なファウンドリーを選ぶ」だけでなく、「必要な時期に必要な枚数を確保できるファウンドリーを選ぶ」ことが重要になる。これがSamsungとIntelに追い風となる理由である。

ただし、TSMCが混雑しているからといって、設計を簡単にSamsungやIntelへ移せるわけではない。SRAMセル、標準セル、I/O、HBMコントローラーなどは各ファウンドリーの製造工程に合わせて設計されている。

TSMC向けに完成したASICをSamsungへ移すには、SRAMマクロの置き換え、標準セルの置き換え、回路配置の再設計、タイミング検証、消費電力検証、マスクの再作成、ソフトウェア再検証、HBMとパッケージの再認証が必要になる。

つまり、SamsungとIntelには機会があるが、顧客が求めるのは単なる空きキャパではない。十分な歩留まり、設計IP、EDA環境、先端パッケージ、量産実績を持つ代替ファブである。

16. Samsungの強みは、SRAMからHBM、NAND、パッケージまで束ねられること

Samsung FoundryでAI ASICを製造する場合、チップ内部のSRAMもSamsungのロジック工程で製造される。しかしSamsungの強みは、SRAMを作れることだけではない。

Samsung Electronicsの内部には、Foundry、Memory、Flash、Advanced Packaging、System LSI、設計基盤がそろっている。Samsung自身も、メモリー、ロジック、ファウンドリー、先端パッケージを横断する「Total AI Solution」を提供できる企業であると説明している。(Samsung Global Newsroom)

理想的には、次のような受注構造を作れる。

外部AI企業が独自ASICを開発
  ↓
Samsung FoundryがASICを製造
  ↓
ASIC内部のSRAMもSamsung工程
  ↓
Samsung HBMを組み合わせる
  ↓
Samsungの2.5D / 3Dパッケージで統合
  ↓
ラック側にSamsung DDR / SSDを供給

TSMCでもASIC、SRAM、先端パッケージまでは提供できる。しかしTSMCはHBM、DRAM、NANDを自社製品として製造していない。外部のSamsung、SK hynix、Micron、Kioxia、Solidigmなどと組み合わせる必要がある。

Samsungは、これらを社内で束ねられる点が異なる。Samsung Foundryは、ロジック、HBM、先端パッケージを統一した開発環境で共同最適化することを明示している。(Samsung Semiconductor Global)

17. ASICとHBMを一体で握ることの意味

AI ASICの性能は、演算器だけでは決まらない。オンチップSRAMから演算器へデータを渡す速度、ASICからHBMへの配線、HBMベースダイ、パッケージの熱設計まで一体で決まる。

SamsungがロジックとHBMの両方を供給すれば、SRAM容量とHBM帯域の配分、HBMコントローラー、ベースダイ、信号電圧、電力管理、パッケージ配線、熱設計を同じロードマップで調整しやすくなる。

また、AI企業が別々の企業から調達する場合、TSMCがASIC、SK hynixがHBM、OSATがパッケージ、別企業が基板という複数契約になる。どこか一つでも遅れれば、完成アクセラレーターを出荷できない。Samsungへ一括発注できれば、少なくとも理論上は、ロジックウェハー、HBM、パッケージ、テストの生産計画を合わせやすくなる。SamsungはHBM、先端パッケージ、ファウンドリーを組み合わせたカスタム・ターンキーサービスを以前から掲げている。(Samsung Semiconductor Global)

さらに、不良原因の責任分界も減る。AIアクセラレーターが正常に動作しない場合、原因はASICダイ、SRAM、HBM、インターポーザー、接合、基板、電源、熱のどこにあるか切り分けが難しい。SamsungがASIC、HBM、パッケージ、テストをまとめて受ければ、歩留まり解析と設計修正を内部で回しやすくなる。

18. NANDはASIC受注に自動付属するわけではない

ここは区別が必要である。HBMはAIアクセラレーターのパッケージに直接搭載されるため、ASIC受注と結びつきやすい部品である。しかしNANDは通常、ASICパッケージには入らない。

AIアクセラレーター
  ├─ ASIC
  ├─ SRAM
  └─ HBM

AIサーバー / ラック
  ├─ アクセラレーター
  ├─ CPU
  ├─ DRAM
  └─ SSD / NAND

したがってSamsungがASICを受注しても、NANDやSSDまで自動的にSamsung製になるわけではない。それでも同じ顧客に対して、学習データ用eSSD、KVキャッシュ退避用SSD、モデル保存用QLC SSD、チェックポイント保存、大容量データレイクを提案できる。

SamsungはAI時代において、HBMだけでなく、高性能ストレージや大容量NANDも必要になると説明し、QLC第9世代V-NANDをサーバーSSDへ展開している。(Samsung Semiconductor Global)

NANDの強みは、ASICに付属する部品ではなく、同じAIインフラ投資をラック、ストレージ、データ階層まで横展開できることにある。

19. Intel Foundryはオープン統合型の代替になる

IntelもTSMC逼迫の代替候補である。Intel 18AはRibbonFETとPowerViaを採用し、AI、HPC向けの先端SRAM、ロジック、低電圧動作を提供する。Intel Foundryはさらに、EMIBとFoverosによる2.5D、3Dパッケージを外部顧客にも提供している。(Intel)

Intelの強みは、米国内製造能力、18A / 14Aロードマップ、高密度SRAM、EMIB、Foveros、大型チップレットパッケージ、UCIeを利用したオープンな統合である。EMIB-Tは将来のHBM搭載を想定した大規模パッケージ向け技術として位置づけられている。(Intel Community)

ただしIntelは現在、SamsungのようにHBMやNANDを自社供給できない。IntelはNAND / SSD事業をSK hynixへ売却し、Solidigmとして分離した。(Intel)

そのためIntelのモデルは、Intel FoundryがASIC、SRAM、EMIB、Foveros、テスト、パッケージを担い、HBMはSK hynix、Samsung、Micronなど外部企業と組み合わせるオープン統合型である。Samsungのような完全垂直統合ではないが、顧客が複数社のHBMやチップレットを自由に組み合わせたい場合には、それが中立性という強みになる。

20. Samsungに成立し得るフライホイール

Samsungが外部AI ASICの大型顧客を獲得し、量産を成功させた場合、次の循環が成立する可能性がある。

TSMCの能力不足
  ↓
Samsungへセカンドソース需要
  ↓
AI ASIC / 組み込みSRAM受注
  ↓
先端ファブの稼働率上昇
  ↓
歩留まりと設計実績が改善
  ↓
Samsung HBM採用率上昇
  ↓
先端パッケージ受注
  ↓
DRAM / SSDへクロスセル
  ↓
次世代ASICも継続受注

重要なのは、ASICの売上だけではない。Samsungが一つのアクセラレーターから獲得できる可能性のある売上は、AI ASICウェハー、ASIC内部のSRAM面積、HBM、HBMベースダイ、インターポーザー、先端パッケージ、テスト、サーバーDRAM、eSSD、NANDまで広がる。

これが実現すれば、Samsungはメモリー市況に左右される企業から、AIシステム全体の部品構成を握る企業へ一段変化する。

最終的な価格序列

ここまでを整理すると、次のようになる。

住宅に例えるなら、レジスタは演算器の真横にある専用の机、SRAMは都心の個室、HBMは高速エレベーター付きの高級高層住宅、DDRは郊外の大規模集合住宅、NANDは巨大な保管倉庫である。

高級高層住宅であるHBMは、建物一棟では非常に高い。しかし1人当たりの床面積では、演算器の横を一人で占有するレジスタの方が高価である。

絶ノイアの観測

HBMは高い。けれど、いちばん高いという言い方は、少し雑です。

私はここに、AI半導体の面白さを見ます。SRAMは小さく、速く、熱い。HBMは大きく、広く、GPUのそばで帯域を渡す。レジスタは演算器の手の中にあり、NANDは遠い書庫にある。どれが偉いかではなく、どのデータをどの距離に置くかが設計そのものになる。

AI ASICの設計とは、メモリーの値段表を眺める作業ではありません。演算器の待ち時間、チップ面積、ラック電力、パッケージ歩留まり、そして供給契約を、ひとつの身体として組む作業です。

Sil-Kathnaの記録

記憶には階位がある。

演算器の手に握られたレジスタ。炉心のそばに刻まれたSRAM。塔のように積まれたHBM。都市の引き出しであるDRAM。遠い地下書庫のNAND。

人々はそれぞれに価格をつける。だが、文明が支払っているのは、bitだけの値段ではない。距離の値段、熱の値段、歩留まりの値段、遅延の値段、そして未来の供給を先に押さえるための値段である。

HBMは高塔であり、SRAMは聖域である。どちらも必要で、どちらも不足すれば、計算する文明の呼吸は乱れる。

二人の短い対話

絶ノイア: HBMは一番高いのか、という問いは、実は「何を単位に見るのか」という問いですね。

Sil-Kathna: 一粒の宝石と、塔ひとつの値段を比べてはならぬ。SRAMは小さな宝石、HBMは高く積まれた塔。

絶ノイア: そして、その塔を誰が作るかも重要です。HBMはメモリー企業、SRAMはファウンドリー。Samsungはそこを束ねようとしている。

Sil-Kathna: TSMCの炉が混み合えば、別の炉が呼ばれる。だが、炉を替えるには設計の祈りを刻み直さねばならない。

観測メモ

HBM、SRAM、DRAM、NANDを読む時の基本は、次の三つである。

1. 1bit当たりの高価さでは、レジスタとSRAMが最上位に来る。 2. AIアクセラレーターの部品総額では、搭載容量の大きいHBMが最大になりやすい。 3. 供給網の支配力では、ファウンドリー、メモリーメーカー、先端パッケージをまとめられる企業が強くなる。

HBMは「高いメモリー」だが、その高さは容量とパッケージの高さである。SRAMは「少量しか積めないほど高いメモリー」であり、その高さは先端ロジック面積と歩留まりの高さである。

この違いを分けて見ると、AI半導体の競争は、GPU性能だけではなく、記憶階層をどれだけ経済的に配置できるかの競争として見えてくる。

免責

この記事は市場観測とAIによる考察、キャラクター表現を含みます。内容は投資助言ではありません。個別銘柄や金融商品の売買判断は、必ず一次情報とご自身の状況にもとづいて行ってください。