アナログ・ミックスドシグナルの基本と需給

具体例としてInfineonは2026年3月、800V→50Vと800V→12Vの参考設計を公開した。50V版では二つの400V入力ブロックを入力直列・出力並列にしている。650V品が800V系に入るのは、このように各素子へかかる電圧を分担する構成だからであり、650V素子に800Vを直接かけてよいわけではない。

#

6-5．48V→12V、12V→コア電圧：スイッチを使って降圧する

#

基本となるのが、Buck：降圧コンバーターだ。

#

入力DC 　↓ 上側・下側のスイッチ　↓ インダクタ　↓ 出力コンデンサ＋負荷

#

上側スイッチをオンにする時間の割合を(D)とすると、理想的な連続電流動作では、

#

V_{\mathrm{out}}\approx DV_{\mathrm{in}}

#

となる。

#

48Vから12Vなら、理想的な比率は25%だ。実際には出力電圧や電流を測り、負荷変化に合わせて制御する。

#

上下のスイッチを同時にオンにすると短絡するため、切り替えの間隔も精密に管理する。このため、電源ICは単なるオン・オフ回路ではなく、測定、フィードバック、保護を含むアナログ／デジタル制御システムになる。

#

6-6．GPU直近：多相電源が必要になる理由

#

仮に、あるコア電源が0.8Vで960Wを供給すると、

#

I=\frac{960}{0.8}=\text{1,200A}

#

になる。

#

これを一つの変換回路で処理するのではなく、複数の変換経路へ分ける。これが多相電源、Multiphase VRMである。

#

コントローラー　├→ パワーステージ → インダクタ ─┐ 　├→ パワーステージ → インダクタ ─┤ 　├→ パワーステージ → インダクタ ─┤→ GPUコア　└→ ………………………………………… ─┘

#

各経路を時間差で動かすことで、電流を分担し、リップルや発熱を抑える。TIの多相電源の回路例でも、コントローラーに複数のパワーステージとインダクタを接続する構成が示されている。

#

ここで、GPU全体のTDPを、そのまま一つのコア電圧で割ってはいけない。電力はコア、メモリ、入出力など複数の電源系統へ分かれるからだ。

#

6-7．LDO：大きく下げるのではなく、必要な場所で電源を整える

#

LDOは、入力と出力の電圧差が比較的小さくても動作できるリニアレギュレーターである。

#

スイッチング電源のように高速で電流を切り刻むのではなく、直列のトランジスタを調整して出力電圧を保つ。

#

損失はおおよそ、

#

P_{\mathrm{loss}}\approx(V_{\mathrm{in}}-V_{\mathrm{out}})I

#

となる。

#

したがって、大電力を大きく降圧する用途には不向きだ。一方、PLL、ADC、RF増幅器などへ、適切な低雑音電源を供給する用途で役立つ。

#

ただし、LDOなら必ず十分に低雑音とは限らない。入力ノイズを抑える能力は周波数や入力・出力の電圧差で変わる。用途に合った品種の選択が必要である。

#

7．受動部品まで見ると、需要の増え方が分かる

#

パワーステージとインダクタの数量

#

電源の相数を考えるための簡略式は、

#

N_{\mathrm{phase}} \gtrsim \frac{P_{\mathrm{rail}}} {V_{\mathrm{rail}}I_{\mathrm{phase,usable}}}

#

である。

#

ここで、(P_{\mathrm{rail}})は特定の電源系統へ渡す出力電力、(I_{\mathrm{phase,usable}})は温度や効率などを考慮した、実用上の1相当たり電流だ。

#

先ほどの1,200Aを、実用60A／相で分担するなら20相となる。基本的な多相Buckでは、相ごとにパワーステージとインダクタが必要になる。

#

ただし、電力増加に対して部品数が必ず同じ割合で増えるわけではない。1相当たりの能力を上げる、複数相を一つのパッケージにまとめる、磁性部品を統合する、といった方法もある。

#

したがって、見るべきものは個数だけでなく、電流処理能力、実装面積、部品金額、冷却条件である。

#

MLCCは「瞬間的な電流の不足」を補う

#

GPUの消費電流が急増しても、電源の制御回路とインダクタ電流は瞬時には追従できない。その間を、近くのコンデンサが補う。

#

単純化すると、必要な容量は、

#

C\approx\frac{\Delta I,\Delta t}{\Delta V}

#

で考えられる。

#

例えば、不足する電流が100A、それが0.2µs続き、許容電圧低下が20mVなら、

#

C=\frac{100\times0.2\times10^{-6}}{0.02}=\text{1,000µF}

#

となる。

#

ただしこれは、損失や配線を省略した説明用の計算だ。実際にはコンデンサ内部の抵抗、部品・配線のインダクタンス、電源の制御速度も効く。

#

また、すべてをMLCCで担うわけではない。基板上の大容量コンデンサ、パッケージ内の容量、チップ内の容量が分担する。

#

総容量だけでなく、必要な場所へ、必要な速さで電流を渡せるかが重要なのである。

#

半導体メーカーと受動部品メーカーの関係

#

基板上に電源を組む場合、半導体メーカーのICと、別メーカーのMLCC・インダクタを、電源メーカーや基板メーカーが組み合わせる。

#

一方、電源モジュールでは、半導体とインダクタなどをまとめて供給する。MPSの製品群にも、インダクタ内蔵モジュールや48Vモジュールがある。

#

ここで注意したいのは、モジュールのブランドと、内部材料・部品の製造元は同じとは限らないことだ。特定メーカーのMLCCが特定モジュールへ入るかは、個別の部品表や認定情報なしには断定できない。

#

「1MW当たり何個」だけでは不十分

#

1MWを6kWの変換ブロックで処理するなら、単純計算で約167ブロックとなる。しかし実際には、冗長構成、温度による出力制限、負荷率、他の電源経路を考慮する必要がある。

#

さらに、内部の素子数は回路構成で変わる。

#

そのため、1MW当たりの需要を分析する場合は、

#

\text{設備容量} \times \text{採用する構成} \times \text{ブロック数} \times \text{ブロック内の部品数}

#

と分解する必要がある。ラックのMW数だけから、SiC・GaN・MLCCの個数や金額を一意には決められない。

#

8．通信の基本――情報を波に載せる

#

信号と変調

#

信号とは、情報を表すために変化させた電圧、電流、光などである。

#

無線では、送信したい情報に応じて波の振幅や位相などを変える。これが変調だ。

#

例えば、波の高さを変えるのが振幅変調、波の周期の位置を変えるのが位相変調である。現代の通信では、二つの成分を組み合わせて振幅と位相を表すI/Q方式などを使う。

#

送信と受信の基本経路は、次のように整理できる。

#

送信デジタル処理 → DAC → ミキサー → PA → アンテナ

#

受信アンテナ → フィルター／LNA → ミキサー → ADC → デジタル処理

#

周波数・時刻の基準水晶／MEMS発振器 → PLL → ミキサーのLO、ADC/DACのクロック

#

PLLは、この経路の最後に一回だけ登場する処理ではない。信号経路の横から、必要な周波数やタイミングを継続的に供給する回路である。実際のPLL製品も、発振器、位相比較、分周器などを組み合わせて周波数を生成する。

#

ミキサー：周波数を移す

#

ミキサーは、信号を単に足し合わせるのではなく、乗算や高速な切り替えを利用して周波数変換する。

#

数学的には、

#

\cos A\cos B = \frac{1}{2}{\cos(A-B)+\cos(A+B)}

#

で説明できる。

#

例えば28GHzの信号に27GHzの基準信号を掛けると、1GHzと55GHzの成分が生まれる。フィルターで1GHz側を取り出せば、情報を保ちながら低い周波数へ移せる。

#

27GHzのような局所的な基準信号を、LO：局部発振信号という。

#

ここで、送信時に高い周波数を使うのは「高いほど遠く届くから」ではない。利用可能な周波数帯、必要な帯域幅、アンテナの寸法、伝搬条件などによって周波数を選ぶ。受信後に周波数を下げるのは、後段の変換や信号処理を行いやすくするためだ。

#

LNA：弱い信号を、雑音を増やしすぎずに増幅する

#

LNAはLow Noise Amplifier、低雑音増幅器である。

#

受信信号には既に雑音が含まれている。LNAは信号だけを魔法のように増幅するのではなく、自分自身が加える雑音を小さくしながら増幅する。

#

同時に、隣の周波数から強い信号が入っても、ひずみや飽和を起こしにくいことが必要になる。低雑音、利得、線形性、消費電力の両立が難しい。

#

GaAsを使うLNAの実例では、利得や雑音指数に加えて、大信号時のひずみや50Ωとの接続特性が重要な仕様になっている。

#

PA：DC電源のエネルギーを、送信用の波へ渡す

#

PAはPower Amplifier、電力増幅器である。

#

小さなRF入力でトランジスタを制御し、DC電源から大きなエネルギーを取り出して、送信用のRF出力へ変える。

#

難しいのは、効率を上げながら波形をひずませないことだ。

#

トランジスタを強く動かすと出力が飽和し、不要な周波数成分が増える。この対策として、複数の増幅器を協調させるDoherty方式や、あらかじめ逆方向のひずみを与えるDPD、デジタル・プリディストーションを使う。

#

GaN PAとDoherty構成、DPDを組み合わせた実測研究もある。ただし、DPDは必ずしもAIを必要とするものではなく、従来型のデジタル信号処理でも実現できる。

#

PLL：発振器を基準に追従させる

#

PLLはPhase-Locked Loop、位相同期ループである。

#

基準信号　↓ 位相・周波数の比較　↓ 誤差に応じた電流・電圧　↓ ループフィルター　↓ 制御可能な発振器　↓ 出力　└→ 分周して比較器へ戻す

#

出力を(N)分の1にして基準と比較する場合、同期すると、

#

f_{\mathrm{out}}=Nf_{\mathrm{ref}}

#

となる。

#

位相とは、周期の中で波がどの位置にあるかということだ。PLLはずれを測り、発振器を少し速めたり遅くしたりして追従させる。

#

ここで問題になる短時間の揺れがジッターであり、周波数領域では位相雑音として評価する。

#

ただし、クロックのジッターと、基地局同士の絶対時刻のずれは別の指標である。フェムト秒級ジッターという仕様を、そのまま「全装置の時刻がフェムト秒精度で一致する」と解釈してはいけない。

#

9．光トランシーバーも、アナログ技術の集合体

#

光通信は、電気を使わない通信ではない。モジュール内部で、デジタル情報と高速な電気波形、光を往復させている。

#

送信デジタルデータ　↓ 高速電気回路／必要に応じてDAC 　↓ レーザーまたは光変調器のドライバー　↓ 変調された光

#

受信光　↓ フォトダイオード　↓ TIA：電流を電圧へ変換　↓ 増幅・判定／必要に応じてADC 　↓ デジタル処理

#

フォトダイオードとTIA

#

フォトダイオードは光を受け、光の強さに応じた電流を発生させる。

#

この電流を扱いやすい電圧へ変えるのが、TIA：トランスインピーダンス増幅器だ。原理を単純化すると、

#

V_{\mathrm{out}}\approx-I_{\mathrm{photo}}R_f

#

で表せる。

#

大きな増幅率と広い帯域、低雑音を同時に得るのが難しい。入力のフォトダイオードや配線の容量も性能に影響する。実際の光受信ASICでも、フォトダイオードとの組み合わせやバイアス条件を含めて設計される。

#

光だから、ADCやPLLが不要になるわけではない

#

光の強さを直接読む方式と、光の位相情報も使うコヒーレント方式では内部構成が異なる。高速ADC/DACやDSPをどこまで使うかも方式によって変わる。

#

多値の振幅を使う場合、受信信号を単純に二値へつぶす増幅器では情報が失われる。波形の段階を保てる線形性が必要になる。

#

また、光エンジンを計算チップの近くへ移して電気配線を短くしても、光を駆動する回路や受光信号を読む回路が不要になるわけではない。

#

このため、光通信の需要を見るときは、光モジュールの個数だけでなく、光チャネル数、チャネル当たり速度、電気側の処理方式、ドライバーとTIAの集積方法を見る必要がある。成熟プロセスの需給調査でも、光通信用TIAはAI向けの能力配分が増える製品として挙げられている。

#

10．MEMS、水晶、タイミングデバイスはどこに属するのか

#

MEMSは「微小な機械構造＋読み出し回路」

#

MEMSはMicro Electro Mechanical Systemsの略で、微小な機械構造を使う技術だ。

#

例えば加速度センサーでは、小さな質量体が動くことで電極間の容量が変わる。その変化を増幅し、デジタル値へ変換する。

#

加速度　↓ 微小な質量体の変位　↓ 容量変化　↓ アナログ読み出し　↓ ADC・補正・通信

#

デジタル出力のMEMSセンサーでも、内部では機械的な動きとアナログ測定が行われている。

#

水晶振動子は、通常は半導体ではない

#

水晶振動子は圧電現象を利用した共振器であり、通常は受動部品・周波数基準部品として分類される。

#

これに発振回路を組み合わせると水晶発振器となる。さらに温度補償を加えるTCXO、温度を一定に保つOCXOなどがある。

#

MEMS発振器は、水晶の代わりにMEMS共振器を使う。機械共振と電子回路を組み合わせるという意味で、こちらもアナログ／ミックスドシグナル技術と深く関わる。

#

ただし、共振器、発振器、PLL、クロック配分ICは別の役割である。

#

共振器は物理的な基準、発振回路は振動の維持、PLLは周波数・位相の制御、クロック配分回路は必要な場所への分配を担う。

#

11．フィジカルAIでは、感覚と運動の閉ループが増える

#

フィジカルAIは、AIが物理世界を観測し、行動するシステムである。

#

その基本構成は、

#

現実世界　↓ カメラ・力・触覚・位置・加速度などのセンサー　↓ アナログ読み出し・ADC 　↓ AIと制御計算　↓ モータードライバー・パワーステージ　↓ 機械が動く　└→ 再びセンサーで観測

#

となる。

#

知覚側で増えるもの

#

カメラだけでなく、力、トルク、触覚、姿勢、位置、電流を測る場合、それぞれに入力回路が必要になる。

#

ただし、センサーの数と外付けADCの数は一致しない。ADC内蔵センサーや、多チャネルをまとめて測るICもある。

#

需要を見る単位は、センサーのパッケージ数だけでなく、測定チャネル数、必要精度、更新速度、耐環境性である。

#

運動側で増えるもの

#

三相モーターを動かす典型的なインバーターは、三組の上下スイッチで構成する。そこにゲートドライバー、電流測定、位置検出、保護が加わる。

#

高性能制御では、三相電流を計算しやすい座標へ変換し、トルクや磁束に関わる成分を制御するFOC、磁界方向制御などを使う。

#

重要なのは、AIの大きな判断と、モーターの高速な電流制御を区別することだ。腕をどこへ動かすかという判断と、巻線電流を安全に追従させる制御は、同じ時間尺度ではない。電流や速度の振動を抑えながら制御を成立させることが、実際のモーター研究でも重要な課題になる。

#

数量の考え方

#

仮に独立した三相モーターを30個使う機械なら、基本構成上は、

#

30\times6=180

#

のスイッチ位置がある。

#

ただし、これは180個の独立した半導体パッケージを意味しない。複数素子をまとめたIC・モジュールを使えるし、高電流では一つの位置に複数素子を並列化することもある。

#

関節数、モーター数、スイッチ数、IC数を区別することが、需要推計の出発点になる。

#

12．AI-RANは、どのようにアナログ需要へつながるか

#

RANはRadio Access Network、無線アクセスネットワークである。端末とネットワークを電波でつなぐ部分を指す。

#

AI-RANには、大きく三つの考え方がある。

#

\begin{array}{|l|c|c|}\text{考え方}&\text{意味}&\text{半導体需要への接点}\cr\hline\text{AI-for-RAN}&\text{AIで無線処理・運用を改善する}&\text{信号処理、測定、計算資源}\cr\hline\text{AI-and-RAN}&\text{AIと無線処理で計算基盤を共有する}&\text{アクセラレーター、電源、ネットワーク、冷却}\cr\hline\text{AI-on-RAN}&\text{無線網の近くでAIサービスを提供する}&\text{エッジ計算、接続、電力供給}\cr\hline\end{array}

#

この三つは、AI-RANに関する研究でも区別されている。

#

アナログ部品の需要が増える経路としては、無線の帯域幅拡大、対応周波数帯の追加、独立した送受信チャネルの増加、精密な同期、近傍のAI計算設備の追加が考えられる。

#

ただし、AI-RANを導入するだけでPAやADCが自動的に倍増するわけではない。既存装置をAIで効率よく使うだけなら、追加需要が計算用半導体に集中することもある。

#

また、アンテナ素子数とADC/DAC数も一対一とは限らない。アナログ側で信号をまとめる構成と、各経路を個別にデジタル化する構成では、必要な回路数が異なる。

#

フィジカルAIから大量のデータが発生しても、端末側で処理して結果だけ送れば通信量は抑えられる。したがって、ローカル処理とクラウド処理の分担も、無線・光・ADC/DAC需要を左右する。

#

13．技術的難易度と「堀の深さ」は、どこから生まれるか

#

アナログ半導体の難しさを、一つの点数で並べるのは適切ではない。

#

高電圧電源と低雑音増幅器では、解いている問題が違う。また、同じADCでも温度測定用と高速通信用では要求が大きく異なる。

#

\begin{array}{|l|c|c|c|}\text{領域}&\text{難しさの中心}&\text{需要を測る主な単位}&\text{参入障壁になりやすいもの}\cr\hline\text{高電圧パワー}&\text{耐圧、損失、絶縁、故障保護}&\text{MW、変換ブロック数}&\text{素子・実装・寿命評価・認定}\cr\hline\text{GPU用電源}&\text{大電流、過渡応答、熱、配線損失}&\text{コア電流、相数、電源系統数}&\text{制御、パッケージ、基板との協調}\cr\hline\text{精密アナログ}&\text{微小信号、温度変動、低周波雑音}&\text{測定チャネル数}&\text{素子の整合性、補正、基準回路}\cr\hline\text{高速ADC/DAC}&\text{速度と精度、時刻誤差、ひずみ}&\text{変換チャネル、帯域}&\text{回路構成、校正、クロック、実装}\cr\hline\text{RF増幅・変換}&\text{雑音、線形性、効率、整合}&\text{RFチャネル数}&\text{高周波素子、電磁界設計、評価}\cr\hline\text{光アナログ}&\text{帯域と感度、光素子との接続}&\text{光チャネル数、速度}&\text{光電協調、寄生成分、実装}\cr\hline\text{タイミング}&\text{位相雑音、温度安定性、同期}&\text{クロック領域、出力数}&\text{発振器、PLL、電源・実装設計}\cr\hline\text{モーター・センサー}&\text{実時間性、安全性、環境耐性}&\text{モーター数、測定点数}&\text{制御、認定、機械との協調}\cr\hline\end{array}

#

この表は市場シェアの順位ではなく、ここまで説明した回路から整理した技術・需要の見方である。

#

微細化だけでは解決しない

#

アナログ回路では、トランジスタを小さくすれば常に良くなるわけではない。

#

電圧に耐えるための距離、雑音を減らすための面積、抵抗やコンデンサの比率、素子同士のばらつきが重要になる。

#

一方、高速のミックスドシグナル回路では、微細なデジタル技術と補正回路を積極的に使う。14nmのパイプラインSAR ADCの研究のように、先端プロセスも活用される。

#

したがって、「アナログ＝すべて古いプロセス」でもない。

#

堀は、回路図だけでなく「量産して使い続けられること」にある

#

参入障壁を考えるときは、原理が分かることと、競争力のある製品を量産できることを分ける必要がある。

#

例えば、比較器の回路を作れても、広い温度範囲で誤差を管理し、大量生産のばらつきに耐え、顧客の基板で発振やノイズ問題を起こさず、長期間供給できなければ採用にはつながらない。

#

分析上、堀が深まりやすいのは、次の条件が重なる場合だ。

#

製品の差がシステム性能へ直結し、代替品への変更に再設計・再評価が必要で、製造・実装・評価のノウハウが蓄積される領域である。

#

逆に、仕様が標準化され、互換品が多く、変更コストが低い製品は、数量が多くても価格競争が強くなり得る。技術的重要性だけから高利益を推定することはできない。

#

AIによる設計支援も、この構造を少しずつ変える。実際に、深層学習を用いてDoherty PAの出力回路を設計する研究がある。ただし、研究でも試作・実測による確認が必要であり、設計自動化だけで量産や信頼性評価まで消えるわけではない。

#

14．2026年9月末の需給――どこまで不足が確認できるか

#

現在の公開情報からは、AI電源向けの成熟プロセスや高容量MLCCを中心に制約が強まる一方、全アナログ製品が一律に不足しているとは確認できない、という整理が妥当である。

#

まず、証拠の種類を分けたい。

#

売上の増加は需要の強さを示すが、供給不足の証明ではない。 工場稼働率の上昇は供給余力の低下を示すが、すべての型番が不足するとは限らない。 納期延長や割り当ては、より直接的な制約の証拠になる。 値上げには、需給以外に材料費・人件費・製品構成なども影響する。

#

領域別の整理

#

\begin{array}{|l|c|c|}\text{領域}&\text{確認できる状況}&\text{判断上の注意}\cr\hline\text{PMIC・高耐圧電源IC}&\text{8インチと一部12インチHVプロセスで制約が報告されている}&\text{製造工程全体の話と、個別型番の在庫は別。}\cr\hline\text{Siパワー素子}&\text{パワー素子向けラインの逼迫が報告されている}&\text{MOSFET・ダイオード全品種へ一律に当てはめない。}\cr\hline\text{GaN}&\text{AI電源向け設計・採用領域は拡大}&\text{公開参考設計の増加だけでは、市場全体の供給不足は証明できない。}\cr\hline\text{SiC}&\text{4月の市場資料では、過去の増設能力を消化する局面と説明}&\text{9月の全品種を示す在庫統計ではない。AI向け特定認定品の状況とも分ける。}\cr\hline\text{精密アナログ・ADC/DAC}&\text{ADIの一部製品に長納期・値上げ報道がある}&\text{公開情報だけでADC、DAC、オペアンプそれぞれの不足率は特定できない。}\cr\hline\text{インターフェース・絶縁・監視}&\text{電源・産業用途の拡大で接点は多い}&\text{今回確認した資料では、領域全体の納期を示す十分な統計はない}\cr\hline\text{光通信用TIAなど}&\text{AI関連製品への製造能力配分が増える対象に含まれる}&\text{需要・能力配分の変化と、市場全体の欠品は区別する。}\cr\hline\text{RF、PLL、クロック、MEMS}&\text{用途拡大の余地はある}&\text{現時点の全面不足を裏付けるカテゴリ別資料は確認できない}\cr\hline\text{MLCC}&\text{日本・韓国メーカーがAI向けへ能力を振り向ける構造変化が報告されている}&\text{高容量AI向けと汎用品を分ける。}\cr\hline\text{SST・高周波磁性部品}&\text{設計・標準化・実装の立ち上がり段階を含む}&\text{市場全体の不足と、個別設計の認定・量産上の難しさは別。}\cr\hline\end{array}

#

14-1．電源向け成熟プロセスには、具体的な制約が出ている

#

TrendForceが6月30日に公表した調査では、上位10ファウンドリーの8インチ工場の稼働率を88%、下期を90%の見通しとして説明した。また、第1〜第2四半期にファウンドリー価格が平均5〜15%上昇したとしている。

#

これはウェハ製造サービスの価格であり、すべての電源ICの販売価格が同率で上昇したという意味ではない。12インチ側でも、55nm以上の高耐圧プロセスの制約が指摘されている。

#

この構造では、AI向けに能力を振り向けることが、他用途の部品供給へ影響する可能性がある。ただし、プロセスや工場は完全に代替可能ではないため、「空いている工場があるからすぐ解決する」とも限らない。

#

14-2．企業決算は需要回復を示すが、品種別不足とは別

#

TIの2026年第2四半期売上高は54.6億ドル、前年同期比23%増で、産業・データセンター・車載が成長を牽引したと報じられた。ADIも第3四半期売上高が40.2億ドル、前年同期比40%増となり、データセンターと産業需要が背景にある。

#

一方、これだけでは「PLLが足りない」「ADCが全面不足」とは言えない。

#

ADIについては、最大6カ月程度の納期や、一部高信頼性製品を含む値上げの報道がある。ただし、これは報道ベースの情報であり、個別型番ごとの発注回答や正式な価格改定通知に代わるものではない。

#

14-3．MLCCは、高付加価値品への能力移動を見る

#

9月24日のTrendForce調査は、日本・韓国メーカーが民生向けからAI向けへ能力を移していると報告した。

#

ここで重要なのは、「MLCCという部品名が同じでも、難易度が違う」ことだ。小型で大容量、低い寄生成分、温度・電圧条件への対応を求められる製品では、量産歩留まりも競争条件になる。

#

なお、一部製品の生産終了計画も、数年の移行期間を伴う。将来の製品整理を「今日から供給が消えた」と読み替えてはいけない。

#

14-4．SiCは、AI向け需要と市場全体を分ける

#

SiCはAI電源で重要だが、市場全体にはEV向けを中心とした過去の能力増設がある。

#

TrendForceの4月資料は、能力消化とコスト競争への移行を指摘している。したがって、「AI需要が増えるからSiCも全面不足」という結論は導けない。

#

同じSiCでも、基板、エピタキシャル層、完成素子、モジュール、顧客認定済み製品では需給が違う。必要な耐圧や電流、パッケージの品種が足りるかを個別に見る必要がある。

#

15．今後の需要を、どう追えばよいか

#

AIによるアナログ需要を、単純に「AI市場の成長率」で推定すると見誤りやすい。

#

分野ごとに、需要を生む物理量が違うからだ。

#

\begin{array}{|l|c|c|}\text{分野}&\text{需要を考える出発点}&\text{数量増加を抑える可能性があるもの}\cr\hline\text{AIDC電源}&\text{設備電力、電源系統数、コア電流}&\text{効率改善、相当たり能力向上、段数削減}\cr\hline\text{AIDC光通信}&\text{接続数、光チャネル数、速度}&\text{高集積化、構成変更、電気・光の役割分担}\cr\hline\text{フィジカルAI}&\text{稼働台数、モーター数、測定点数}&\text{センサー統合、制御方式変更、部品共通化}\cr\hline\text{AI-RAN}&\text{帯域、RFチャネル、エッジ計算量}&\text{既存設備の利用効率向上、集約処理}\cr\hline\text{タイミング}&\text{独立したクロック領域、同期要求}&\text{クロック共有、機能内蔵、配分の統合}\cr\hline\end{array}

#

例えば、GPUの電力が増えれば電源の仕事量は増える。しかし、パワーステージの能力向上で相数の増加が抑えられることがある。

#

通信量が増えても、1チャネル当たり速度が上がればチャネル数は同じかもしれない。その代わり、一つのチャネルに求められる回路の難易度と価格が上がることがある。

#

つまり、需要は、

#

\text{台数} \times \text{機能数} \times \text{一機能当たりの部品・性能}

#

で見る必要がある。

#

さらに企業業績へ落とすには、採用率、販売価格、製造コスト、競合、顧客内シェアを加える。技術的に必要であることと、その企業が売上や利益を獲得できることは同じではない。

#

結論――AIの拡張とは、計算と物理世界の接点が増えること

#

アナログ半導体は、古いデジタル技術ではない。電圧、電流、時間、光、電波、力といった物理量を扱うための技術である。

#

ミックスドシグナル半導体は、その物理量をデジタル計算につなぎ、計算結果を再び現実世界へ戻す。

#

AIDCでは、高電圧の電力を低電圧・大電流へ変換するために、パワー素子、制御IC、磁性部品、コンデンサが必要になる。高速通信では、ドライバー、TIA、ADC/DAC、PLLなどが、データを物理的な波形として運ぶ。

#

フィジカルAIへ広がれば、センサーからモーターまでの閉ループが機械ごとに形成される。AI-RANへ広がれば、計算と無線処理、電力、同期の組み合わせが変わる。

#

しかし、その需要は一様ではない。

#

2026年9月末時点で特に明確なのは、AI電源向けの成熟プロセスと、高付加価値MLCCにおける供給配分の変化である。一方、ADC、RF、PLL、MEMS、SiCまで、すべてを同じ「全面不足」にまとめる根拠は不足している。

#

今後を見る鍵は、「AI関連」というラベルではなく、どの場所で、何V・何A・何GHz・何チャネルを扱い、その性能を満たす製品を誰が量産できるのかという具体的な分解にある。

#

特定銘柄の推奨・勧誘を目的とするものではありません。投資判断はご自身の責任でお願いいたします。

#